全国大学生电子设计竞赛――通信培训教程

全国大学生电子设计竞赛——通信类培训教程2011年全国大学生电子设计竞赛试题参赛注意事项（1）2011年8月31日8:00竞赛正式开始。本科组参赛队只能在【本科组】题目中任选一题；高职高专组参赛队在【高职高专组】题目中任选一题，也可以选择【本科组】题目。（2）参赛队认真填写《登记表》内容，填写好的《登记表》交赛场巡视员暂时保存。（3）参赛者必须是有正式学籍的全日制在校本、专科学生，应出示能够证明参赛者学生身份的有效证件（如学生证）随时备查。（4）每队严格限制3人，开赛后不得中途更换队员。（5）参赛队必须在学校指定的竞赛场地内进行独立设计和制作，不得以任何方式与他人交流，包括教师在内的非参赛队员必须迴避，对违纪参赛队取消评审资格。（6）2011年9月3日20:00竞赛结束，上交设计报告、制作实物及《登记表》，由专人封存。简易数字信号传输性能分析仪（E题）【本科组】（一）、任务设计一个简易数字信号传输性能分析仪，实现数字信号传输性能测试；同时，设计三个低通滤波器和一个伪随机信号发生器用来模拟传输信道。简易数字信号传输性能分析仪的框图如图1所示。图中，V1和V1-clock是数字信号发生器产生的数字信号和相应的时钟信号；V2是经过滤波器滤波后的输出信号；V3是伪随机信号发生器产生的伪随机信号；V2a是V2信号与经过电容C的V3信号之和，作为数字信号分析电路的输入信号；V4和V4-syn是数字信号分析电路输出的信号和提取的同步信号。（二）、要求1．基本要求（1）设计并制作一个数字信号发生器：a）数字信号V1为f1(x)=1+x2+x3+x4+x8的m序列，其时钟信号为V1-clock；b）数据率为10~100kbps，按10kbps步进可调。数据率误差绝对值不大于1％；c）输出信号为TTL电平。（2）设计三个低通滤波器，用来模拟传输信道的幅频特性：a）每个滤波器带外衰减不少于40dB/十倍频程；b）三个滤波器的截止频率分别为100kHz、200kHz、500kHz，截止频率误差绝对值不大于10％；c）滤波器的通带增益AF在0.2~4.0范围内可调。（3）设计一个伪随机信号发生器用来模拟信道噪声：a）伪随机信号V3为f2(x)=1+x+x4+x5+x12的m序列；b）数据率为10Mbps，误差绝对值不大于1％；c）输出信号峰峰值为100mV，误差绝对值不大于10%。（4）利用数字信号发生器产生的时钟信号V1-clock进行同步，显示数字信号V2a的信号眼图，并测试眼幅度。2．发挥部分（1）要求数字信号发生器输出的V1采用曼彻斯特编码。（2）要求数字信号分析电路能从V2a中提取同步信号V4-syn并输出；同时，利用所提取的同步信号V4-syn进行同步，正确显示数字信号V2a的信号眼图。（3）要求伪随机信号发生器输出信号V3幅度可调，V3的峰峰值范围为100mV~TTL电平。（4）改进数字信号分析电路，在尽量低的信噪比下能从V2a中提取同步信号V4-syn，并正确显示V2a的信号眼图。（5）其他。三、说明1、在完成基本要求时，数字信号发生器的时钟信号V1-clock送给数字信号分析电路（图1中开关S闭合）；而在完成发挥部分时，V1-clock不允许送给数字信号分析电路（开关S开）。2、要求数字信号发生器和数字信号分析电路各自制作一块电路板。3、要求V1、V1-clock、V2、V2a、V3和V4-syn信号预留测试端口。4、基本要求（1）和（3）中的两个m序列，根据所给定的特征多项式f1(x)和f2(x)，采用线性移位寄存器发生器来生。5、基本要求（2）的低通滤波器要求使用模拟电路实现。6、眼图显示可以使用示波器，也可以使用自制的显示装置。7、发挥部分（4）要求的“尽量低的信噪比”，即在保证能正确提取同步信号V4-syn前提下，尽量提高伪随机信号V3的峰峰值，使其达到最大，此时数字信号分析电路的输入信号V2a信噪比为允许的最低信噪比。四、评分标准解析：1.硬件设计1.1可变时钟源电路设计用单片机AT89S51控制由AD9851组成的DDS电路，产生频率可变的方波，给m序列提供时钟信号。时钟源电路主要包括单片机AT89S51的最小系统、DDS电路、LCD12864显示电路以及矩阵键盘电路。其中单片机的最小系统包括复位电路与晶振电路。DDS模块主要有AD9851及其外围电路组成。可变时钟源电路的系统框图如图1所示。4.1幅度调制的原理液晶显示LCD12864DDS电路矩阵键盘单片机AT89S51图1可变时钟源电路的系统框图从图1中可以看出通过矩阵键盘向单片机AT89S51输入所需信号源的频率，单片机通过控制AD9851来产生对应频率的方波，并且通过LCD12864显示屏把有关数据显示出来。1.1.1单片机最小系统设计设计的单片机最小系统如图2所示。12222120191817161514131211109876543233433323130292827262524403938373635P1.0P1.7P1.6P1.5P1.4P1.3P1.2P1.1P0.0EA/VPPALE/PROGP2.0XTAL1P3.0/RXDRST/VPDP3.6/WRP3.5/T1P3.4/T0P3.3/INT1P3.2/INT0P3.0/TXDGNDXTAL2P3.7/RDP2.5P2.4P2.3P2.2P2.1P2.7P2.6VCCP0.7PSENP0.6P0.5P0.4P0.3P0.2P0.130pF30pF+R210KC10uFVccVCCAT89S51a0a1a2a4a3a5a6a7VccR151RAT89S51是一种低功耗，高性能COMS8位单片机，片内含4k字节ISP的可反复擦写1000次的Flash只读程序存储器，器件采用ATMEL公司的高密度、非易失性存储技术制造，兼容标准MCS-51指令系统及80C51引脚结构，芯片内集成了通用8位中央处理器和ISPFlash存储单元。含有6个中断源，有片内振荡器和时钟电路。AT89S51单片机实现了ISP的在线下载功能，方便下载操作。从图2中可以看出，复位电路由上电复位与按键复位两个电路组成，电容C与电阻R2组成了上电复位电路。在接通电源瞬间，电容C3上的降压很小，电阻R2上的电压接近电源电压，此时电容开始充电，在电容充电的过程中RST端电压逐渐下降，当RST端的电压小于某一数值后，单片机脱离复位状态。因为单片机的管脚RST的高电平有效时间大于10ms，CPU才会复位。所以电容尽量取大一点，使充电时间T=RC大于10ms。增加手动复位按键是为了避免死机时无法可靠复位。当复位按键按下后电容C通过R1开始放电。当电容C放电结束后，RST端的电位由R1与R2分压比决定。由于R1R2，因此RST为高电平，CPU处于复位状态，松手后，电容C开始充电，RST端电位逐渐下降，CPU脱离复位状态。R1的作用在于限制按键按下瞬间电容C3的放电电流，避免产生火花，以保护按键触电。晶振电路，是XTAL1与XTAL2处接的晶振（呈感性）与电容组成的并联谐振回路，构成一个自激振荡器向内部时钟电路提供振荡时钟。振荡器的频率主要取决于晶振的振荡频率，一般晶体可在1.2～12MHz之间任选，电容C1、C2的值则有微调的作用，通常取30PF左右。单片机的31脚（/VPP）为片外程序存储选用端。该引脚有效（低电平）时，只选用片外程序存储器，否则单片机上电或复位后选用片内程序存储器。单片机自带的4K字节的存储器空间已经够用，无需外部存储器，所以使该引脚接高电平。1.1.2DDS电路设计设计的DDS电路如图3所示。12141312111098765432221201918171615282726252423D3D2D1D0PGNDPVCCWCLKFQUDCLKINAGNDAVDDRestVOUTNVOUTPD4D5D6D7DGNDDVDDRESETIOUTIOUTBAGNDAVDDDACBPVINPVINN3.9K3.9K3.9K3.9K470pFVCCNCOUTGND10R10R3.9K3.9K3.9K3.9KVccVccVcc输出方波AD985130MHzP1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7AGNDVccP3.0P3.1P3.1VccDGNDAGNDVccAGNDDGNDVccAGNDDGNDAGND0RAGND从图3中可以看出，DDS电路的主要元器件就是AD9851,AD9851可以产生一个稳定的频率和相位且可数字化编程的模拟正弦波输出。此正弦波在其内部可以转化为方波成为设计所需的时钟发生器。AD9851采用的高速内核可接受32位频率控制字，180MHz系统时钟，分辨率0.04HZ。该AD9851包含一个特有的6×REFCLK倍乘器电路，因此无需高速外部晶振，可以采用30MHz晶振。AD9851的外围接着的30MHz的有源晶振，为AD9851提供时钟信号。用单片机的P3.0控制单片机的WCLK脚，用P3.1控制FQUD脚，用P3.2控制RESET脚，单片机的P1数据口与AD9851的数据端口进行通信。一般情况下，AD9851的IOUT管脚输出可变频率的正弦波，把IOUT与VINP短接，VOUTP与VOUTN都可以输出频率可变的方波，两个方波的波形是反相的。DDS的电路中有两个地，分别是数字地与模拟地，为了防止两个地之间相互影响，中间接一个0Ώ的电阻。1.1.3显示电路设计显示电路的显示屏选用LCD12864C-2液晶显示屏，该液晶显示屏是一种内部含有国标一级、二级简体中文字库的点阵图形液晶显示模块；其显示分辨率为128×64,内置8192个16×16点汉字和128个16×8点ASCII字符集。可以显示8×4行16×16点阵的汉字，也可完成图形显示。设计的LCD12864C-2电路如图4所示。2345678101119121314161718191520GNDVDDV0RSRWEPSBNCRESETVOUTAKLCD12864C-2VccVcc10KP2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7P3.5P3.7P3.6D6D5D4D3D2D7D1D0VccR图4LCD12864C-2电路从图4中可以看出，显示屏的IO口与单片机的P2口相接，显示屏的三个控制端中RS与单片机的P3.5连接，RW与P3.6连接，E与P3.7连接。通过调节电位器R来调节显示屏的亮度。19脚与20脚分别是显示屏的背光的正极与负极，则分别接电源的正极（+5V）。1.2信号发生器电路设计1.2.1m序列电路设计m序列是由移位寄存器加反馈后形成的。m序列又叫伪随机序列，是不能预先确定并且可以重复实现的序列。设计的数字信号发生器是8级伪随机序列，其本原多项式为f1(x)=1+x2+x3+x4+x8,m序列发生器的结构图如图5所示。D7D6D5D4D3D2D1D0图5m序列发生器的结构图QAQBQCQDQEQFQHQGABCLRNCLK74LS164IN2IN3IN4IN1OUTDQVccCLKDQm序列XOR4XORNOR8图6m序列电路1.2.2曼彻斯特码发生器电路设计曼切斯特码又称双相码,是用一个周期的正负对称方波表示“0”，而用其反相波形表示“1”。“0”码用“01”两位码表示，“1”码用“10”两位码表示。如：消息码：1100101双相码：10100101100110双相码波形是一种双极性NRZ波形，只有极性相反的两个电平。它在每个码元间隔的中心点都存在电平跳变，所以含有丰富的位定时信息，且没有直流分量，编码过程也简单。缺点是占用带宽加倍，使频带利用率降低。设计的曼切斯特码电路如图7所示。DQCLKABSY21muxDQ曼切斯特码m序列图7曼切斯特码发生器的电路设计原理图1.2.3伪随机信号发生器电路设计伪随机信号仍为m序列，在此设计系统中作为噪声与低通滤波器一起来模拟信道，其本原多项式为f2(x)=1+x+x4+x5+x12,是12级伪随机码序列发生器，伪随机信号发生器的结构图如图8所示。+D11D5D