DSP期末试卷B

姓名学号专业：班级任课教师：密封线仰恩大学2011—2012学年第二学期期末考试试题DSP技术试卷(B)适用班级:09通信(开卷)一、填空(每空1分，共10分)1．TMS320F2812的系统控制模块包括晶振、、、低功耗等。2．ADC模块中，可以通过S/W、、、四种方式来启动ADC3．F2812DSP内核总计有16根中断线，其中和是不可屏蔽中断。4．在EVB中，为比较单元提供时钟基准。5．在EV中，要产生对称PWM信号，需在计数模式。6．ADC模块中，个模拟输入通道。二、用文字简要描述下面各寄存器的主要功能（每题4分，共20分）1．TxPR与TxCMPR2．GPxDIR与GPxDAT3．TCR与PRD4．PCLKCR与LOSPCP5．MAXCONV与ADCRESULTn三、简答题（每题6分，共30分）1．试说明：在程序中设置完PLLCR后为什么还需要延时。2．根据下图，描述GPIO各寄存器设置的流程。3．CPU定时器产生中断的时间间隔跟那些寄存器有关。4．下图是EV中的比较单元产生对称PWM的波形，请描述其如何产生？5．简要说明F2812处理器上锁相环工作的配置模式。四、计算(共10分)已知OSCCLK=30MHz；PLLCR[3~0]=1010b；HISPCP=0011b；ADCTRL3[4~1]=0010b；ADCTRL[7]=1b；求ADCCLK？五、分析（每小题15分，共30分）已知OSCCLK=30MHz，SysCtrlRegs.PLLCR=0x6；SysCtrlRegs.HISPCP.all=0x2；voidinit_eva(){EvaRegs.T1PR=0xFFFF;EvaRegs.T1CMPR=0x3C00;EvaRegs.T1CNT=0x0000;EvaRegs.T1CON.all=0x1042;EvaRegs.T2PR=0x0FFF;EvaRegs.T2CMPR=0x03C0;EvaRegs.T2CNT=0x0000;EvaRegs.T2CON.all=0x1042;EvaRegs.GPTCONA.bit.TCMPOE=1;EvaRegs.GPTCONA.bit.T1PIN=1;EvaRegs.GPTCONA.bit.T2PIN=2;EvaRegs.CMPR1=0x8000;EvaRegs.CMPR2=0xC000;EvaRegs.CMPR3=0x4000;EvaRegs.ACTRA.all=0x0666;EvaRegs.DBTCONA.all=0x0000;//DisabledeadbandEvaRegs.COMCONA.all=0xA600;}1.请分析SYSCLKOUT、HSPCLK、GPT2的工作时钟分别为多少，需指出它们跟那些寄存器的设置有关？2.请分析比较单元2产生的PWM波形的周期和占空比，计算过程中需给出相关的公式？