八路抢答器课程设计

数模电课程设计报告八路抢答器姓名：学院：班级：学号：指导老师：2目录摘要…………………………………………………………………....31前言1.1设计的背景…………………………………………………….41.2设计的目的…………………………………………………….41.3设计的内容…………………………………………………….51.4抢答器目前存在的主要问题…………………………………52抢答器的系统概述2.1抢答器的系统功能简介……………………………………….62.2抢答器的工作原理简介……………………………………….62.3抢答器的工作过程…………………………………………….72.4主要元器件功能介绍…………………………………………..82.4.1锁存器74HC573、优先编码器74LS147…………………..82.4.2计数器74LS192、显示译码器CD4511、74LS48………….103抢答器的电路设计3.1抢答器的总体结构……………………………………………..133.2优先判断与编号锁存电路……………………………………..134抢答器的单元电路设计4.1抢答电路的设计………………………………………………..154.2时序电路的设计………………………………………………..164.3报警电路的设计………………………………………………..184.4抢答器电路原理图…………………………………………….194.5仿真结果显示………………………………………………….205焊接与调试中遇到的问题5.1焊接中遇到的问题…………………………………………….215.2调试中遇到的问题…………………………………………….2136实验材料清单………………………………………………………227设计总结……………………………………………………………23参考文献………………………………………………………………23摘要随着科学技术的不断发展，促使人们学科学、学技术、学知识的手段多种多样。抢答器作为一种工具，已广泛应用于各种智力和知识竞赛场合，当今的社会竞争日益激烈，选拔人才，评选优胜，知识竞赛之类的活动愈加频繁，那么也就必然离不开抢答器。因此抢答器是机关学校、电视台等单位开展智力竞赛活动必不可少的设备，通过抢答者的按键、数码显示等能准确、公正、直观地判断出优先抢答者。本产品采用了数字显示器直接指示，自动锁存显示结果，并自动复位的设计思想，由数字电路以及外围电路组成，分为八路抢答；在抢答同时附有声音输出接口，提示主持人此时已完成这次的抢答。数字抢答由主体电路与扩展电路组成。主体电路包括两部分：一部分是优先编码电路、锁存器、译码电路将参赛队的输入信号在显示在LED上的输出电路；另一部的分式控制电路和报警电路。通过布线、调试等工作后抢答器成形。关键字：抢答电路；定时电路；报警电路；LED41前言1.1课题研究的相关背景当今的社会竞争日益激烈，选拔人才，评选优胜，知识竞赛之类的活动愈加频繁，而在竞赛中往往分为几组参加，这时针对主持人提出的问题，如果要是让抢答者用举手等方法，这在某种程度上会因为主持人的主观误断造成比赛的不公平性。比赛中为了准确、公正、直观地判断出第一抢答者，这就要有一种抢答设备作为裁判员，这就必然离不开抢答器。抢答器是一种应用非常广泛的设备，在各种竞赛、抢答场合中，它能迅速、客观地分辨出最先获得发言权的选手。早期的抢答器只由几个三极管、可控硅、发光管等组成，能通过发光管的指示辩认出选手号码。现在大多数抢答器均使用单片机或数字集成电路，并增加了许多新功能，如选手号码显示、抢按前或抢按后的计时、选手得分显示等功能。随着科技的发展，现在的抢答器有着数字化，智能化的方向发展，这就必然提高了抢答器的成本。鉴于现在小规模的知识竞赛越来越多，操作简单，经济实用的小型抢答器必将大有市场。因此，我选择简易逻辑数字抢答器这一课题。简易逻辑数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。1.2选题的目的和意义通过这次课程设计,了解简单多功能数字电路抢答器的组成原理，初步掌握数字电路抢答器的调整及测试方法，提高思考能力和实践能力。同时通过本课题设计，巩固已学的理论知识，建立逻辑数字电路的理论和实践的结合，了解多功能抢答器各单元电路之间的关系及相互影响，从而能正确设计、计算定时计数的各个单元电路。初步掌握多功能抢答器的调整及测试方法。51.3设计的内容本系统采用模块化设计智能抢答器，在抢答比赛中广泛应用，各组分别有一个抢答按钮。主持人有开始和结束、复位键。在后台主持人可以修改，抢答时间和选手回答问题的时间设置，如原始状态下抢答时间为15s，回答问题时间为30s。通过加键和减键修改上述时间，改完后结束键确定。新时间开始有效，主持人按键开始后，选手开始抢答为有效，数码显示屏显示抢答时间倒计时和选手号，在最后五秒扬声器发生提示。如果主持人没有按下开始键而选手就抢答视为犯规，数码显示屏显示犯规者的代号，扬声器持续发生。主持人可按键结束，新一轮抢答开始。通过研究并在设计后发现，采用数字电路技术设计的抢答器与目前常用的抢答器相比，首先，电路连接简单，因为大多数功能单元都能通过数字电路完成，第二，工作性能可靠，抗千扰能力优于目前抢答器。所以本研究是一个实用的工程设计，具有创新性。1.4抢答器目前存在的主要问题随着改革开放事业的不断深入，促使人们学科学、学技术、学知识的手段多种多样，抢答器作为一种工具，已广泛应用于各种智力和知识竞赛场合。但抢答器的使用频率校低，且有的要么制作复杂，要么可靠性低，减少兴致。作为一个单位若专购一台抢答器虽然在经济上可以承受，但每年使用的次数极少，往往因长期存放使（电子器件的）抢答器损坏，再购置的麻烦和及时性就会影响活动的开展。目前多数抢答器存在3个不足之处：首先，现场线路连接复杂。因为每个选手位于抢答现场的不同位置，每个选手与控制台之间要有长长的连接线。选手越多，连接线就越多、越乱，这些连接线不仅影响了现场的美观，而且降低了抢答器的可靠性，增加了安装的难度，甚至影响了现场人员的走动。其次，电路复杂。因为简单逻辑电路只完成号码处理、计时、数据运算等功能，其它功能如选手号码的识别、译码、计分显示等仍只能通过数字集成电路完成。6采用简单逻辑电路扫描技术识别选手抢按号码时，电路的延迟时间较大，最后导致容易出现选手抢按成功现象。2抢答器的系统概述2.1系统的主要功能简介电子抢答器的主要功能有如下六点：（1）抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0~S7表示。（2）设置一个系统清除和抢答控制开关S，该开关由主持人控制。（3）抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。（4）抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。当主持人启动开始键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。2.2抢答器的工作原理简介如图2.1所示为抢答器的结构框图，它由主体电路和扩展电路两部分组成。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成检测数码管工作情况。其工作原理为：接通电源后，主持人将开关拨到清除状态，7抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置于开始状态，宣布开始抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作清除和开始状态开关。图2.1抢答器结构框图2.3抢答器的工作过程（1）如果想调节抢答时间或答题时间,按加一键或减一键进入调节状态,此时会显示现在设定的抢答时间或回答时间值,如想加一秒按一下加1s键,如果想减一秒按一下减1s键，时间LED上会显示改变后的时间，调整范围为0~99s,0s时再减1s会跳到99，99s时再加1s会变到0s。（2）主持人按抢答开始键，会有提示音，并立刻进入抢答倒计时（预设15s抢答时间），如有选手抢答，会有提示音，并会显示其号数并立刻进入回答倒计时（预设10s抢答时间），不进行抢答查询，所以只有第一个按抢答的选手有效。倒数时间到小于5s会每秒响一下提示音。（3）如倒计时期间，主持人想停止倒计时可以随时按停止按键，系统会自动进入准备状态，等待主持人按抢答开始进入下次抢答计时。8（4）如果主持人未按抢答开始键，而有人按了抢答按键，犯规抢答，LED上不断闪烁FF和犯规号数并响个不停，直到按下停止键为止。总而言之，本课题利用简单逻辑数字电路设计了抢答器，该抢答器增加了新功能、提高了系统的可靠性、简化了电路结构、节约了成本，是一个实用的工程设计。2.4主要元器件功能介绍2.4.1锁存器（74HC573）、优先编码器（74LS147）锁存器74HC573的输出端为0Q～7Q可直接与总线相连。当三态允许控制端OE为低电平时，0Q～7Q为正常逻辑状态，可用来驱动负载或总线。当OE为高电平时，0Q～7Q呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。当锁存允许端LE为高电平时，Q随数据D而变。当LE为低电平时，O被锁存在已建立的数据电平。输出能直接接到CMOS，NMOS和TTL接口上。操作电压范围：2.0V～6.0V低输入电流：1.0uACMOS器件的高噪声抵抗特性引出端符号：0D～7D数据输入端OE三态允许控制端（低电平有效）LE锁存允许端0Q～7Q输出端74LS573外部管脚图如图2.2：9图2.274LS573引脚图真值表如表1-1所示：表1-1优先编码器是当多个输入端同时有信号时,电路只对其中优先级别最高的输入信号进行编码。10线-4线8421BCD码优先编码器74LS147的引脚图如图2.3所示，其中第9脚NC为空。74LS147优先编码器有9个输入端和4个输出端。某个输入端为0，代表输入某一个十进制数。当9个输10入端全为1时，代表输入的是十进制数0。4个输出端反映输入十进制数的BCD码编码输出。图2.374LS147引脚图2.4.2计数器（74LS192）、显示译码器（CD4511、74LS48）192的清除端是异步的。当清除端（MR）为高电平时，不管时钟端（CPD、CPU）状态如何，即可完成清除功能。192的预置是异步的。当置入控制端（PL）为低电平时，不管时钟CP的状态如何，输出端（Q0～Q3）即可预置成与数据输入端（P0～P3）相一致的状态。192的计数是同步的，靠CPD、CPU同时加在4个触发器上而实现。在CPD、CPU上升沿作用下Q0～Q3同时变化，从而消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时可分别利用CPD或CPU，此时另一个时钟应为高电平。当计数上溢出时，进位输出端（UTC）输出一个低电平脉冲，其宽度为CPU低电平部分的低电平脉冲；当计数下溢出时，错位输出端（DTC）输出一个低电平脉冲，其宽度为CPD低电平部分的低电平脉冲。功能表如表1-2：11CD4511、74LS48是用于驱动共阴极LED（数码管）显示器的BCD码—七段码译码器，特点：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动LED显示器。引脚排列如图2.4所示。其中abcd为BCD码输入，a为最低位。LT为灯测试端，加高电平时，显示器正常显示，加低电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。BI为消隐功能端，低电平时使所有笔段均消隐，正常显示时，B1端应加高电平。另外CD4511有拒绝