北京科技大学计算机体系结构总复习汇总(无重复带计算)

一、名词解释1、Cache2:1经验规则：大小为N的直接映像Cache的失效率约等于大小为N/2的两路组相联Cache的失效率。2、计算机体系结构：指那些对程序员可见的系统属性，还包括设计思想与体系结构。3、同构型多处理机：由多个同类型，至少担负同等功能的处理机组成，同时处理同一作业中能并行执行的多个任务。4、通道处理机：能够执行有限I/O指令，并且能够被多台外围设备共享的小型DMA专用处理机。5、堆栈型机器：其CPU中存储操作数的主要单元是堆栈。6、VictimCache：在Cache与下一级存储器的数据通路之间增设一个全相联的小Cache，用来存放由于失效而被丢弃（替换）的那些块。7、RAID：廉价磁盘冗余阵列或独立磁盘冗余阵列8、累加器型机器：其CPU中存储操作数的主要单元是累加器9、透明性：在计算机技术中，对本来存在的事物或属性，但从某种角度看又好象不存在的概念称为透明性。10、向量处理机：面向向量型并行计算，以流水线结构为主的并行处理计算机。11、通用寄存器型机器：CPU中存储操作数的主要单元是通用寄存器。12、虚拟Cache：访问Cache的索引和标识都是虚拟地址的一部分。13、机群：机群是一种价格低廉、易于构建、可扩放性极强的并行计算机系统。它由多台同构或异构的独立计算机通过高性能网络或局域网互连在一起，协同完成特定的并行计算任务。从用户的角度来看，机群就是一个单一、集中的计算资源。14、定向技术：当流水线中出现数据冲突时，可以将计算结果从其产生的地方直接送到其他指令中需要它的地方，或所有需要它的功能单元，避免暂停。15、系列机：由同一厂家生产的具有相同的系统结构，但具有不同组成和实现的一系列不同型号的机器。16、强制性失效：当第一次访问一个块时，该块不在Cache中，需从下一级存储器中调入Cache，这就是强制性失效。17、失效率：CPU在第一级存储器中找不到所需数据的概率。18、数据相关：对于两条指令i（在前）和j（在后），如果下述条件之一成立，则称指令j与指令i数据相关：（1）指令j使用指令i产生的结果；（2）指令j与指令k数据相关，而指令k又与指令i数据相关。19、失效开销：CPU向第二级存储器发出访问请求到把这个数据块调入第一级存储器所需的时间。20、容量失效：如果程序执行时所需的块不能全部调入Cache中，则当某些块被替换后，若又重新被访问，就会发生失效。这种失效称为容量失效。21、通道：①传输信息的数据通路。②计算机系统中传送信息和数据的装置。22、指令级并行：并行执行两条或两条以上的指令。二、填空题：1、Cache失效可以分为（强制失效）、（冲突失效）和（容量失效）三种。2、说出三种对计算机发展非常关键的实现技术:(逻辑电路)、(磁盘)和(网络)。3、2:1Cache经验规则是指大小为N的（直接映象）Cache的失效率约等于大小为N/2的（两路组相联）Cache的失效率。4、单机和多机系统中并行性发展的技术途径有：（时间重叠）、（资源重复）、（资源共享)。5、通道分为（字节多路）通道、（选择）通道和（数组多路）通道三种类型6、流水线中的相关有（名）相关、（数据）相关和（控制）相关三种。7、在处理机中，若指令序列完成的顺序总是与它们开始执行的顺序保持一致，则只可能出现（名）相关,否则就有可能出现（名相关）、（数据相关）和（控制）相关。8、输入/输出系统包括（外部设备(I/O设备，辅助存储器)）和（其与主机之间的控制部分）9、设计I/O系统的三个标准是（成本）、（性能）和（容量）。10、存储器层次结构设计技术的基本依据是程序的（访问的局部性原理）。11、相联度越高，（冲突）失效就越少；（强制性）失效不受Cache容量的影响，但（容量）失效却随着容量的增加而减少。12、在虚拟存储器中，一般采用（全相连）地址映象方法和（LRU）更新策略。13、计算机系统中提高并行性的技术途径有（时间重叠）、（资源重复）、（资源共享)三种。在高性能单处理机的发展中，起主导作用的是（时间重叠原理）。14、对向量的处理有（水平处理）方式、（垂直处理）方式和（分组处理）方式。15、同构型多处理机和异构型多处理机所采用的提高并行性的技术途径分别是（时间重叠）和（资源重复）。16、地址映象方法有(全相联)、(组相联)和(直接相联)三种，其中(全相联)的冲突率最低。17、软件兼容有（向上兼容）、（向下兼容）、（向前兼容）和（向后兼容）四种。其中（向后兼容）是软件兼容的根本特征。18、流水线数据相关(冲突)有三种，分别是：（写后读相关(WAR)）、（读后写相关(RAW)）和（写后写相关(WAW)）。19、从处理数据的角度，并行性等级可以分为字串位串、（字串位并）、（字并位串）和全并行。20、从执行程序的角度看，并行性等级可以分为：(指令内部并行)、（指令级并行）、（线程级并行）、（任务级或过程级并行）和作业或程序级并行。21、在存储层次中，常用的替换算法有（随机法）、（FIFO）和（LRU）。22、设有一个“Cache-主存”层次，Cache为4块，主存为8块；试分别对于以下2种情况，计算访存块地址为5时的索引（index）。(1)组相联，每组两块；索引为（1）。5%2=1(2)直接映象；索引为（1）。5%423、根据CPU内部存储单元类型，可将指令集结构分为（堆栈）型指令集结构、（累加器）型指令集结构和（通用寄存器）型指令集结构。三、简答题1、简述使用物理地址进行DMA存在的问题，及其解决办法。1）对于超过一页的数据缓冲区，由于缓冲区使用的页面在物理存储器中不一定是连续的，所以传输可能会发生问题。2）如果DMA正在存储器和缓冲区之间传输数据时，操作系统从存储器中移出（或重定位）一些页面，那么，DMA将会在存储器中错误的物理页面上进行数据传输。解决方法：使操作系统在I/O的传输过程中确保DMA设备所访问的页面都位于物理存储器中，这些页面被称为是钉在了主存中。利用“虚拟DMA”技术，允许DMA设备直接使用虚拟地址，并在DMA期间由硬件将虚拟地址转换为物理地址。在采用虚拟DMA的情况下，如果进程在内存中被移动，操作系统应该能够及时地修改相应的DMA地址表。2、从目的、技术途径、组成、分工方式、工作方式等5个方面对同构型多处理机和异构型多处理机做一比较（列表）。同构型多处理机异构型多处理机目的提高系统性能(可靠性、速度)提高系统使用效率技术途径资源重复（机间互连）时间重叠（功能专用化）组成同类型（同等功能）不同类项（不同功能）分工方式任务分布功能分布工作方式一个作业由多机协同并行完成一个作业由多机协同串行完成3、在指令集结构设计中，应该考虑哪些主要问题？1）①指令集功能设计：主要有RISC和CISC两种技术发展方向；②寻址方式的设计：设置寻址方式可以通过对基准程序进行测试统计，察看各种寻址方式的使用频度，根据适用频度设置相应必要的寻址方式；③操作数表示和操作数类型：主要的操作数类型和操作数表示的选择有，浮点数据类型（可以采用IEEE754标准）、整型数据类型（8位、16位、32位的表示方法）、字符型（8位）、十进制数据类型（压缩十进制和非压缩十进制数据表示）等等。2）寻址方式的表示：可以将寻址方式编码与操作码中，也可将寻址方式作为一个单独的域来表示。3）指令集格式的设计：有固定长度编码方式、可变长编码方式和混合编码方式三种选择。4、试以系列机为例，说明计算机体系结构、计算机组成和计算机实现三者之间的关系。1）如在设计主存系统时，i）确定主存容量、编址方式、寻址范围属于计算机系统结构。ii）确定主存周期、逻辑上是否采用并行主存、逻辑设计等属于计算机组成。iii）选择存储芯片类型、微组装技术、线路设计等属于计算机实现。2）计算机组成是计算机系统结构的逻辑实现。计算机实现是计算机组成的物理实现。一种体系结构可以有多种组成。一种组成可以有多种实现。5、任写出五种降低Cache失效开销的方法（Cache的优化技术），并简述其基本思想。1）让读失效优先于写：Cache中的写缓冲器导致对存储器访问的复杂化，所以推迟对读失效的处理并检查写缓冲器的内容。2）写缓冲合并：如果写缓冲器中已经有了待写入的数据，就要把这次的写入地址与写缓冲器中已有的所有地址进行比较，看是否有匹配的项。如果有地址匹配而对应的位置又是空闲的，就把这次要写入的数据与该项合并。3）请求字处理技术：从下一级存储器调入Cache的块中，只有请求字是立即需要的。所以应尽早把请求字发送给CPU。4）非阻塞Cache技术：Cache失效时仍允许CPU进行其他的命中访问。5）采用二级Cache：第一级Cache小而快，第二级Cache容量大，即快和容量二者兼顾6、指令集结构设计中表示寻址方式的主要方法有哪些？简述这些方法的优缺点。1）将寻址方式编于操作码中，由操作码在描述指令的同时也描述了相应的寻址方式。优缺点：这种方式译码快，但操作码和寻址方式的结合不仅增加了指令的条数，导致了指令的多样性，而且增加了CPU对指令译码的难度。2）为每个操作数设置一个地址描述符，由该地址描述符表示相应操作数的寻址方式。优缺点：这种方式译码较慢，但操作码和寻址独立，易于指令扩展。7、软件兼容有几种？其中哪一种是软件兼容的根本特征？1）软件兼容：一个软件可以不经修改或者只需少量修改就可以由一台计算机移植到另一台计算机上运行。分为：向上、下、前、后兼容四种。2）上（下）：按某档计算机编制的程序，不加修改就能运行于比它高（低）档的计算机。3）后（前）兼容：按某个时期投入市场的某种型号计算机编制的程序，不加修改地就能运行于在它之后（前）投入市场的计算机。4）向后兼容是一定要保证的，它是软件兼容的根本特征，是系列机的根本特征。8、造成流水线“断流”的主要原因是哪三种相关？简述三种相关的基本思想。1）数据相关：指令j使用指令i产生的结果，或者指令j与指令k数据相关，指令k又与指令i数据相关。2）名相关：两条指令使用相同的名，但他们之间并没有数据流动。3）控制相关：由分支指令引起，需要根据分支指令的执行结果来确定后续指令是否执行9、计算机体系结构设计和分析中最经常使用的三条基本原则是什么？并说出它们的含义。1）以经常性事件为重点：对经常发生的情况进行优化，使分配更多的资源，达到更高的性能或者分配更多的电能。2）Amdahl定律：加快某部件执行速度所能获得的系统性能加速比，受限于该部件的执行事件占系统中总执行事件的百分比。3）程序的局部性原理：程序执行时所访问的存储器地址分布不是随机的，而是相对的簇聚。10、通道分为哪三种类型？它们分别适合为哪种外围设备服务？1）字节多路通道。一种简单的共享通道，主要为多台低速或中速的外围设备服务。2）数组多路通道。适于为高速设备服务。3）选择通道。为多台高速外围设备（如磁盘存储器等）服务的。11、调度分支延迟指令有哪三种常用方法？它们各有什么优缺点。1）从前调度：可以有效提高流水线性能，但分支必须不依赖于被调度的指令。2）从目标处调度：分支转移成功时，可以提高流水线性能，但由于复制指令，可能加大程序空间。3）从失败处调度：分支转移失败时，可以提高流水线性能。但如果分支转移成功，必须保证被调度的指令对程序的执行没有影响。12、表示寻址方式的主要方法有哪些？简述它们的优缺点。1）将寻址方式编于操作码中，由操作码在描述指令的同时也描述了相应的寻址方式。这种方式译码快，但操作码和寻址方式的结合不仅增加了指令的条数，导致了指令的多样性，而且增加了CPU对指令译码的难度。2）为每个操作数设置一个地址描述符，由该地址描述符表示相应操作数的寻址方式。这种方式译码较慢，但操作码和寻址独立，易于指令扩展。13、简述“Cache－主存”层次与“主存－辅存”层次的区别。Cache-主存层次主存-辅存层次目的为了弥补主存速度的不足为了弥补主存容量的不足存储管理的实现全部由专用硬件实现主要由软件实现访问速度的比值（1级：2级）几比一几万比一典型的块（页）大小几十个字节几百到几千个字节CPU对第二级访问方式可直接访