COMS运算放大器版图设计

1/5电子科技大学实验报告课程名称集成电路原理实验四：CMOS运算放大器版图设计指导教师：于奇学生姓名：学号：201203实验地点：211楼606室实验时间：2015-6-192/5一、实验室名称：微电子技术实验室二、实验项目名称：CMOS运算放大器版图设计三、实验原理：1、版图设计方法的分类⑴全自动设计方法。在版图自动设计系统数据库中，基于特定的EDA设计平台预先设计好各种电路单元结构的电路图、电路性能参数版图，并生成一系列数据文件。⑵半自动设计方法。在计算机上利用符号进行版图输入，符号代表不同层的版图信息，然后通过自动转换程序将符号转换成版图。⑶手工设计方法。人工设计版图室指利用版图的设计工具，通过编辑基本图形(如连线、矩形、多边形等)得到晶体管和其他基本元件的版图。2、版图设计的一般步骤版图设计要同时满足电路性能要求以及相应的工艺条件要求，因此版图设计是一项复杂而精细的工作。通常情况下版图设计分为布局、布线和验证三个阶段。版图布局是指将设计好的功能模块合理地安排在芯片上，规划好它们的位置。其任务是要为每个模块和整个芯片选择一个好的布局方案，在划分好模块后，一般根据其包含的器件数估计模块的面积、每个组元以及整个设计的尺寸，完成该设计的整体层次划分和区域划分，并且还要指定进行内部布线和信号连接的区域，确定每个互联区域的布线层。由于版图布局问题比较复杂，通常把布局分成两步来完成:初始布局和改进布局。一般情况下，在初始布局时用构造的方法给出布局问题的初始解，然后通过迭代以改进和优化布局结果。版图布线阶段的首要任务是完成模块间的互联，其次是在完成布线的前提下进一步优化布线结果，如提高电性能、减小通孔数、缩小芯片面积等。版图布线也是一个比较复杂的过程，通常分成两步来完成:总体布线和详细布绞。版图验证是对布线后的版图进行DRC，电器特征检查等步骤以保证集成电路版图与电路所包含的信息完全一致，且复合工艺要求。目前，版图验证项目主要包括DRC、电学规则检查（electricalrulecheck,ERC）、LVS、LPE、寄生电阻提取（parasiticresistanceextraction,PRE）,其中,DRC和LVS必须通过，其余视实际情况而定。整个版图设计过程往往是一个反复迭代、不断被优化求解的过程。为了得到一个好的布局结果需要反复进行总体布线，而后一个步骤的结果又依赖于前一个步骤的结果，因此需要版图设计师注意布图中各个步骤间设计目标的一致性，前面阶段的布局要尽可能考虑对后续阶段的影响，在版图设计的三个阶段中，各个阶段是相互影响、相互作用的，需要版图设计师综合考虑、全盘优3、认识版图设计的规则设计规则具体是指在考虑器件正常工作的条件下，根据实际工艺水平(包括光刻特性、刻蚀能力、对准容差等)和成品率要求，给出一组同一工艺层及不同工艺层之间的几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。版图的设计规则主要包括最小宽度规则、最小间距规则、最小面积规则、最小交叠规则和最小密度规则。(1)最小宽度设计规则。多边形的最小宽度是版图设计的关键尺寸，是工艺的极限尺寸，(2)最小间距规则。最小间距规则用于规定两个多边形之间的最小距离，通常用于避免在两个多边形之间3/5形成短路。(3)最小面积规则。最小面积规则用于规定多边形的最小面积。设计者通常会在画过渡层时违反该规则。(4)最小交叠规则。最小交叠规则是指一个多边形与另一个多边形之间相互交叠或相互包裹的最小尺寸限制。(5)最小密度规则。整个版图是由各个图层累积而成的，若下层的密度过小，而上层的密度过高，则上层将会塌陷，从而导致信号互连续短路或开路。为避免这种情况出现，每层都必须满足一个密度规则。需要注意的是，这些设计规则是各代工厂根据本身的工艺特点和技术水平而制定的，因此不同的工艺有着不同的设计规则，设计者必顽根据厂家提供的设计工艺来进行版图设计。四、实验目的：电路原理图是对器件符号与连线之间抽象关系的表示，并不是实际的电路连接，因此在完成电路设计之后，必须将电路原理图转化为具有实际物理意义的版图，从而确定出电路各器件以及连线的真实形状。版图设计就是根据电路功能和性能要求，在-定的工艺条件下，按照版图设计有关规则约定，设计出电路中各种元件在工艺上可以实现的图形并进行排列互连，形成一套供集成电路制造工艺中使用的光刻掩模版图形，实现集成电路设计的最终输出。本实验是针对本章实验2所设计的CMOS两级共源运算放大器，综合运用集成电路课程所学知识与工艺要求，自主完成相应的电路版图设计，从中掌握基本的IC版图设计以及布局布线方法。五、实验内容：(l)UNIX操作系统常用命令的使用，CadenceEDA仿真环境的调用。(2)完成本章实验2中两级共源运算放大器的版图设计，掌握LayoutEditor操作基本技巧和规则文件的查看与规则应用。(3)整理版图生成文件，总结、撰写并提交实验报告。六、实验器材：1、工作站一台2、EDA仿真软件一套3、工艺PDK（与EDA配套的DRC规则）一套八、实验步骤：图4-11、开机登陆系统，在桌面打开终端（Terminal）,输入“cdProject”,回车。2、再输入“icfb&”，再回车。3、通过CIW窗口点击File——New——Cellview,在弹出的窗口中输入文件名（自取），然后点Tool右方的选择按钮，选择最下面的“Virtuoso”，点击“LibraryName”选择库LAB，然后点击OK（如图4-1所示）。4/54、如图4-2和图4-3所示，在弹出的版图编辑页面上方，点击“Option——Display”，在弹出的对话框中将“XSnapSpacing”、“YSnapSpacing”均设置成0.01，如需将屏幕中的两条基准线隐藏，则点击Axes。再点击OK。5、跟着老师的讲解，学会基本矩形的绘制，联系画出完整的MOS管，注意隔离环和阱的画法。6、根据自己上次实验所调试出的电路参数，画出各个MOS管，注意复制粘贴的使用。图4-27、注意快捷键的使用，将电路的各个单元画好之后，进行版图布局，布局时注意设计规则的间距要求。8、布局完成之后，进行连线，在连线的过程中进行布局的优化，缩小版图的面积，调整连接方式。9、在连线完成之后，再次进行版图面积的优化，缩小版图面积，初步进行布局和连接后版图如图4-4图4-3图4-410、如图4-5继续进行版图优化，如隔离环的面积优化、电路金属连线的优化。图4-55/5九、实验数据及结果分析：十、实验结论：版图设计及验证是IC设计过程中不可或缺的一步，它直接关系到设计意图能否实现，同时版图还需考虑很多实际情况，诸如设计规则、工艺条件、设计余量等因素。成功的版图设计不仅仅能够将电路设计完美地图形化，还能在芯片面积上进行优化以降低流片成本。本实验让学生体验了简单的版图设计，主要是版图布局和设计规则运用方面。十一、总结及心得体会：本次实验在老师的指导下，初步了解了集成电路版图绘制的基本步骤和一些技巧，第一绘制了一个简单的电路版图。在实验过程中也引起了我对版图提取过程的理解，之前不是很清楚的带隔离环的版图，现在变得清晰明了了。十二、对本实验过程及方法、手段的改进建议：建议版图部分实验不进行分组，让每个人都动手体验版图的设计过程。报告评分：指导教师签字：