沟槽栅低压功率MOSFET的发展（下）——减小器件优值F

1沟槽栅低压功率MOSFET的发展（下）——减小器件优值FOM张娜，吴晓鹏北京工业大学功率器件及功率集成电路研究室随着微电子行业的发展，微处理器正在代代更新，其性能更是迅速提高（如工作频率越来越高等），这就要求其电流不断增大。同时，为了降低功耗，电源电压必须不断降低。下一代处理器的供电电压将会降到1.1V～1.8V，电流处理能力将达到50A~100A[1]，更多的功能将被集成在一块处理器芯片上，并且处理器工作频率超过2GHz。这就对供电电源中的元器件提出了新的挑战。需要使用特殊的电源，或电压调节模块（VoltageRegulatorModules）为微处理器提供更低的电压和更高的电流。现在，大部分VRM都是使用传统的Buck电路（使用Schottky二极管整流）或同步整流Buck电路（使用整流管整流）。相对于传统Buck电路来说，同步整流Buck电路使用通态电阻极低的MOSFET代替了Schottky二极管，所以能很大程度上减小传导损耗，有利于提高效率。但是要为未来的微处理器供电，这两种电路存在明显的限制。为了在瞬态条件下满足电压调节的要求，电路需要有更多的输出滤波电容和退耦电容。然而，VRM的空间是有限的，增加电容的做法不切实际。所以应该发展具有更高频率、更高功率密度和更快瞬态响应的VRM。对于VRM来说，一个限制其发展的因素来自于效率。图1显示出了在2V输出下使用传统Buck电路和同步整流Buck电路的VRM效率。使用IR公司的IRL3803作为开关，通态电阻为6mΩ，额定电压30V。重负载情况下VRM效率很难达到80％。对于更低的输出电压，达到要求的效率更加困难。如图2所示，将输出电压降为1.2V，对于整个负载范围来说，VRM的效率都很难达到80％。图1输出电压2V时VRM的效率[2]图2输出电压1.2V时VRM的效率[2]制约VRM效率提高的因素来自于电路中使用的功率器件。目前Buck电路中作为开关使用的功率器件大部分为低压功率MOSFET。基于纵向功率MOSFET工艺，现在这些功率MOSFET额定电压都在30V左右。随着微处理器的输出电流和开关频率的不断提高,使得功率MOSFET的自身损耗变得越来越重要[3]。对于用作同步整流的MOSFET（也称为低侧MOSFET）而言，由于其大部分时间处于导通状态，所以传导损耗远大于开关损耗，因此需要器件有极低的导通态电阻以减小传导损耗。这可以通过对击穿电压和通态电阻Rdson的折衷来进行优化[4]。而对于用作控制开关的MOSFET（也称为高侧MOSFET），由于它大部分时间工作在开关状态，所以开关损耗远大于传导损耗，因此应提高其开关速度以减小开关损耗。在功率MOSFET中，我们昀关心两个指标：一个是它的通态比电阻（specificon-resistance）Rdson，另一个则是它的栅电荷Qg。这是由于2它们分别决定着器件的传导损耗和开关损耗。栅电荷Qg包含两部分：一部分是栅-源之间的电荷Qgs，另一部分是栅-漏之间的电荷Qgd。功率管在开、关两状态间变化时，Cgd上的电压变化远大于Cgs上的电压变化，相应的充、放电电荷量Qgd较大，所以Qgd对开关速度的影响较大，因此我们更关心的是如何通过减小Qgd来改善器件的开关特性。然而在很多情况下，减小Qgd和减小Rdson是相互矛盾的，所以就要借助优值FOM＝Rdson×Qgd（FOM与芯片面积无关）这一参数作为衡量器件性能的指标，得到一个折衷情况。由于较高的FOM不仅会限制VRM的效率，而且还会限制其工作频率，所以在选择开关功率MOSFET时，应尽量使FOM达到昀低。在现在的功率MOSFET器件中，传统的表面栅结构已经不是很常用到了，这主要是由于它的通态电阻太大，功耗太高，以至于无法很好的满足功率器件的要求。于是将目标集中在沟槽栅MOSFET上。使用挖槽工艺的沟槽栅MOSFET由于能够得到较低的通态电阻，所以在低压范围内得到了普遍应用。但是采用密集精细的沟槽栅后，沟道面积的增加带来栅极电荷增大，表现为栅极的寄生电容增大。这样，即使降低了通态比电阻，器件的FOM也不一定会降低。因此，要减小器件的FOM，应该在减小通态比电阻的基础上进一步优化栅极电荷。减小通态比电阻的方法在上一篇文章（沟槽栅低压功率MOSFET的发展（上）——减小漏源通态比电阻Rds（on））中已经论述，在本文中将重点介绍当前国际上一些先进的减小沟槽栅MOSFET栅-漏电荷Qgd和优值FOM的方法，以供大家借鉴。影响功率MOSFET开关速度的主要因素是寄生电荷，直观的看来表现为寄生电容的影响。沟槽栅MOSFET中存在的寄生电容如图3所示。1）漏源间的电容Cgs=Co+CN++Cp其中，Co为栅极和源极金属间的电容。oootAC1ε=，ε1为阻隔层的介电常数；to为阻隔层的厚度；Ao为栅电极和源区的重叠面积。CN+为栅极与n+源扩散区间的电容。oNoxoxoNoxNACtAC+++==ε，εox为栅氧的介电常数；tox为栅氧厚度；Cox单位面积栅氧电容，oxoxoxTWLCε=；L为沟道长度，W为总的沟道宽度。AN+o为栅电极与N+区重叠的面积。Cp为栅极与p型体区间的电容。它受沟道长度和栅极所加电压的影响。2）栅漏间的电容CgdCgd受到栅极和漏极电压的影响。当Vds发生变化时，栅电极与漏区重叠的面积发生变化，从而影响Cgd的值。)21(.)()(XWCCepidoxaperunitaregd−=，其中X为相邻原胞的长度；RN+N+RCHp-bodyN-N+RARDRSGateDrainCN+CpCgdSourceCoCds图3沟槽栅MOSFET中的寄生电容3Wd（epi.）为外延层中耗尽区宽度。BBdsosepidqCVkW)(2.)(φε+=，q为单位电荷电量；ks为硅的介电常数；εo为真空介电常数；CB为外延层掺杂浓度；ΦB为pn结势垒。3）漏源电容CdsCds随着p型体区与n-漂移区间耗尽层宽度的变化而变化，而此耗尽层又受到Vds的影响。所以有)(20)(BdsBsaperunitaredsVCqkCφε+=。当VdsΦB时，Cds随着Vds的增加而减少，符合)/1(dsdsVC∝。输入电容Ciss=Cgd+Cgs。由于功率MOSFET的频率响应由输入电容充放电时间决定，所以，减小输入电容有利于电路工作频率的提高。而在输入电容组成因素中，栅漏间电容Cgd（密勒电容）对器件开关速度的影响昀大，因此，减小器件Cgd（在一定的栅压下也就是减小栅源电荷Qgd）对于减小FOM发挥着重要的作用。减小器件优值FOM通常可以通过对以下几方面进行改进而得到：1、原胞尺寸；2、沟槽深度；3、栅控沟道长度；4、栅氧厚度[5]，下面分别进行介绍。1、原胞尺寸从昀初的表面栅MOSFET发展到现在的沟槽栅MOSFET，挖槽技术已经成为功率MOSFET工艺基础。随着对器件性能要求的不断提高和挖槽技术的成熟，现在的沟槽栅MOSFET向着越来越精细密集的结构发展，原胞尺寸不断减小。原胞尺寸的减小会带来两方面的影响。首先，它会明显降低通态比电阻，如图4所示。但与此同时，它会带来一定的弊端，其中昀重要的一点是使栅电荷Qgd增加。减小尺寸对于单个原胞来说，漏-源重叠的面积减小了，能够减小单个原胞的密勒电容。但是对于给定的整个面积来说，漏-栅重叠的面积实际上增加了，密勒电容也会增加。密勒电容的增加导致开关损耗增加，优值增大，如图5所示。从这一点来看，增加原胞密度和减少优值有一定的矛盾。因此，如果我们想获得一个较低的优值，就不能够将尺寸减小的很低，而是应该在满足优值的前提下，尽量缩小尺寸，从而得到一个低的通态比电阻。如果细分，原胞尺寸可以分为沟槽宽度（trenchwidth）和台面宽度（mesawidth）两部分，两者数值的不同，也分别会对优值产生影响，如图6所示。从图中我们看到，一方面，在台面宽度较小的时候，优值会随着槽宽的减小迅速下降；另一方面，存在一个台面宽度值，此时，可以使优值达到昀低，如果进一步减小或增大台面宽度，都会使优值增大。通过以上分析，我们不难4看出，可以通过改变原胞尺寸、沟槽宽度和台面宽度来达到理想的优值。2、沟槽深度沟槽的深度对优值也会产生较大的影响，如图7所示。随着槽深的增加，栅极与源区和漏区重叠的面积会增大，因此导致电容增加，影响到优值。所以，如果不是有特殊要求，通常不把槽挖的太深。3、栅控沟道长度增强型MOSFET沟道的形成需要依靠栅极外加偏压，由此会形成栅极与p型体区间的电容，该电容既受沟道长度的影响又受栅极所加电压的影响。改善沟道的长度可以使栅电荷减小，从而得到较低的优值。有一种减小栅控沟道长度的沟槽栅MOSFET结构如图8所示。它不但具有沟槽结构通态比电阻低的特点，而且具有平面DMOS开关特性好的优势。它和普通UMOSFET的昀大区别在于沟道分为水平和垂直两部分，且存在一个负载电极（LoadElectrode）。此电极由多晶硅制成，周围被氧化层隔开，上方覆盖有栅极。此时，沟道的导通与否已经不完全由栅极控制了，而是由栅极和负载电极共同控制，且两者所加的偏压是完全独立的。在负载电极加上正偏压，就会在沟槽侧壁感生出垂直的导电沟道，与正栅压下感生的水平导电沟道共同形成电流通路。当栅极加负偏压时，栅极下的导电沟道夹断，从而切断了电流通路。此时，即使由负载电极感生的导电沟道仍然存在，漏-源之间也不会有电流流过，处于截止状态。因此，栅极控制的沟道区域减小了，使得开关过程图8带有负载栅极的新型结构示意图[8]5中涉及的Qgd减少，从而提高了器件的开关性能，得到非常低的开启、关断损耗和很低的优值，如图9所示。从图中我们看到，负载电极外加偏压对器件整体性能的影响很大，尤其是对优值的影响昀为明显。在负载电极电压为5V时，器件性能昀好。此时，它的优值FOM＝2mΩ•nC，已经达到了一个相当低的值。这种器件结构的负载电压对栅－漏电容Cgd有很大的影响，随着漏-源电压的不断增加，昀终电容Cgd的值可以比电压初值时少几个数量级。并且当负载偏压减小时，器件的dV/dt增加，从而导致开关功耗的降低。它的开关功耗比平面DMOS结构可以减小60%以上，且击穿电压可以明显提高[8]。4、栅氧厚度栅氧厚度的增加能有效的减小栅电容，但是会带来通态比电阻的提高，所以需要合理选取栅氧厚度。国际上有人提出增加沟槽底部栅氧厚度以减小Qgd的方法，如图10（b）所示[9,10]。此结构的特点是在沟槽底部使用了较厚的氧化层，从而减小了栅极底部的寄生电容。但是由于导电沟道中的电荷)(thgsoxeVVCQ−=在一定的栅压下随着氧化层电容的减小而减小，使得沟道电阻增加，FOM无法达到潜在的昀低值。一种改进的方法如图10（c）所示，称为W栅沟槽MOSFET。这种结构的特点是沟槽底部的厚氧以一种自对准（Self-aligned）的方式平行于p型体区（p-body）/n-外延层结，并在沟槽拐角处沿沟槽侧壁渐变为薄氧，形成W形的栅极多晶硅。而且，[11]的p区结深做的比沟槽的深度要稍微深一些，这样可以在源漏电压增加的时候有一个较低的电容[7]。由于改变了沟槽底部氧化层的形状，所以[11]能在减小栅极电荷的同时不至带来很大的通态比电阻，可以取得较好的FOM值。这种结构可以进一步增加原胞的密度以降低通态比电阻，而且其图10（a）普通UMOSFET结构示意图（b）底部厚氧UMOSFET结构示意图（c）W栅沟槽MOSFET结构示意图[11]（a）（b）（c）6开关特性也不会受到损害。通过改变栅两侧薄氧和底部厚氧的厚度，也可以灵活改变通态比电阻和栅电荷的值，因此WMOSFET经过优化后，在DC-DC变换器中既可以用作控制开关，又可以用作同步开关。用作控制开关时，它具有很低的优值。另外，通过将沟槽的拐角做圆滑，合理设计p型区结来保护拐角和在氧化层生长时进行优化三种方法，可以减小薄-厚氧化层过渡处的电场强度，提高器件击穿电压。上面，我们主要以改善低压MOSFET器件的优值FOM和栅电荷Qg为目标，针对国际上近些年提出的优化方案做了一