磁阻式随机存取记忆体技术的发展

物理雙月刊（廿六卷四期）2004年8月607磁阻式隨機存取記憶體技術的發展—現在與未來文/葉林秀、李佳謀、徐明豐、吳德和一、前言1988年由Baibich等人發現巨磁阻(GiantMagnetoresistance；GMR)[1]的特性時，一開始之研究中發現在室溫下巨磁阻的磁電阻變化並不大，且必須在很低的溫度下才能夠有較大的磁電阻變化，因而其實用性並不大。而此研究中的巨磁阻結構主要是由兩層鐵磁性金屬層(ferromagneticmetals)中間夾一層金屬層所構成，在無外加磁場下鐵磁膜間的磁矩是反鐵磁性偶合（anti-ferromagneticcoupling）的狀態，而當外加一強磁場時所有的磁矩都以平行磁場方向排列，磁阻的變化便是指在這兩個狀態下的磁電阻差別，剛開始GMR的特性被用在磁感測元件上[2-4]，直到1997年後才被廣泛應用於磁記錄讀取頭上以提高磁記錄的密度。而1995年TMR穿隧磁阻(TunnelingMagnetoresistance；TMR)[5]特性的發現將自旋電子的世界推向另一個嶄新的未來，TMR結構為兩層磁性層中間夾一層極薄的絕緣層，同樣在室溫條件下其產生的磁阻變化遠大於GMR，且中間絕緣層的夾層一般只需厚度1nm~1.5nm的Al2O3[6]。這兩種特性的發現成就了夢幻記憶體MRAM（MagneticRandomAccessMemory；MRAM）的產生，該記憶體是一種利用具高敏感度的磁電阻材料所製造的記憶體，是一種新穎的非揮發性（Non-Volatile）記憶體，其特性在於此記憶體不論是在寫入或讀取的速度[7-9]（約為10ns）上皆可媲美靜態隨機存取記憶體（StaticRandomAccessMemory；SRAM）；同時在記憶容量(約為1GB)方面更可與動態隨機存取記憶體（DynamicRandomAccessMemory；DRAM）相抗衡，將來並可提升密度以及速度一數量級以上。因此，被公認為是極具發展潛力，有機會取代DRAM，SRAM等所有半導體記憶體的新一代記憶體，而備受市場注目。此外，由於MRAM可以與現有的CMOS製程整合，ITRS（InternationalTechnologyRoadmapforSemiconductors）已將其列為最新的下一代記憶體，短期內主要的應用在於取代攜帶式產品，如手機、PDA及數位相機內的Flash，2010年後則以取代高性能的DRAM為主要目標。二、MRAM的全球發展現況MRAM主要是利用電子的自旋特性，透過磁性結構中自由層的磁化方向不同所產生之磁阻變化來記錄訊號的”0”與”1”，其運作的基本原理與在硬碟上存儲數據一樣，所儲存的資料具有永久性，直到被外界的磁場影響之後，才會改變這個磁性數據。其耗能低及反應速度快的特性，和SRAM相同，而其積集度高，和DRAM相同。換句話說，MRAM具備了SRAM和DRAM共同的優點，所以一般預測，MRAM在市場上取代這兩種記憶體的機會是指日可待的。事實上MRAM的基本概念早於1972年已被提出，不過直到1992年才由Honeywell製作成原形展示。早先期MRAM的位元是利用異向性磁阻的特性(AMR)製作出三層結構permalloy(Ni81Fe19)/tantalumnitride/permalloy[10-13]，並定義未加磁場前與加磁場後的阻值差異為磁阻比值MR%(magnetoresistance物理雙月刊（廿六卷四期）2004年8月608ratio)。讀取的方式主要是依靠磁阻不同所造成的電位變化來判別”0”與”1”的訊號，電位的變化率可達20%-30%，對感測訊號而言這樣的變化率算小[14]，且降低位元尺寸時會因為位元的邊際效應(edgecurlingeffect)造成訊號更小，此邊際效應指的是位元邊界所產生的渦流磁區現象，會造成即使提供外加磁場依然無法使得磁區達到翻轉並使得輸出雜訊提高，若位元末端改為尖細結構將可降低此邊際效應[15]。以AMR為結構製作的MRAM元件其實用性受到相當的限制，直到發現了巨磁阻(GMR)以及穿隧式磁阻(TMR)，MRAM的開發才又有了新的進展並且越來越蓬勃。目前世界各國對於MRAM的研發都投以國家級的力量支持，以美國為首的廠商（如IBM,Motorola,HewlettPackard,NVE,Cypress,Honeywell等）及日本產商(如NEC,Sony,Sharp,Toshiba等)現在正急速展開以MRAM為主的下一世代記憶體的研究。另外，韓國電子大廠Samsung也積極的加入MRAM研發的行列。圖一所示為MRAM的世界發展技術路程圖。其中NEC在2001年12月於美國舉行的半導體製造技術國際研討會“2001InternationalElectronDevicesMeeting（2001IEDM）”上發表了以0.1μm製程設計的TMR元件的研究成果。NEC對試製品所做的一連串試驗包括：使脈衝電流經過位線（bit-line），通過位線形成的磁場來寫入存儲單元中的數據，並讀出數據。試驗結果證明即使是微小的儲存單元也可以在一個脈衝週期的50μs內完成讀出和寫入動作。此次試製的TMR元件的短邊長度僅為0.1μm，如果換算成單一儲存元件之容量的話，相當於1Gbit以上。在其它的試驗中，NEC還確認可透過減小TMR結構使用的自由層（上端的磁性層）膜厚以及減小TMR結構的長寬比來減小開關磁場。如果做成自由層膜厚為3nm、TMR結構長寬比為1.4的儲存單元的話，儲存單元的寫入電流值大約可降低到3mA。圖一、為MRAM的技術路程圖Sony於2002年在荷蘭阿姆斯特丹舉辦的磁記錄國際會議“Intermag2002”上，發表了採用0.35μm規格的CMOS技術製造的MRAM儲存陣列。該公司試製的儲存陣列的最大容量為8KB，採用1TMR元件（或者MTJ）和1個電晶體構成的儲存單元結構。在本次發表中，Sony表示由於在TMR元件的自由層中採用了CoFeB的非結晶膜，因此減少了儲存單元之間的存儲、讀取特性的失真。而此前發表的MRAM通常採用CoFe及CoFe/NiFe等作為自由層材料。讀取特性方面，Sony表示使用CoFeB材料可以使相當於“0”和“1”的輸出級別更加明確地分為2個部分。由於在自由層中採用了CoFeB，使得MR比值大幅度增大。比如，薄膜GMRtestchip0.5μm製程技術100nsaccesstimeMR5%Densit2kbits/in2DARPAProgramstart1999-200019961997-1998Falcontestchip0.5μm製程技術35nsaccesstimeMR30%Density256kbits/in2DARPAEndsFalconshrinktestchipSmallerfeatures20nsaccesstimeMR40%Density4Mbits/in22001-20022003Motorola0.2μm製程技術Density4Mbits/in22004Hewlett-Packard256-MbitIBMandInfineon256-Mbit(or512-Mbit)物理雙月刊（廿六卷四期）2004年8月609的結構為（Co75Fe25）80B20/AlOx/CoFe/Ru/CoFe/PtMn，大小為0.6μm×1.2μm的TMR元件的MR比在偏壓為100mV時約為55％，在偏壓為300mV時約為40%以上。另一方面，關於儲存特性，對相鄰4個單元的星型線進行測試後發現，採用CoFeB作為自由層，膜厚為2nm～4nm時，可以降低交換層磁場的失真。而Motorola的半導體事業部(SPS)和實驗室則於2002年科技與電路超大型積體電路座談會[2002VLSI(VeryLargeScaleIntegration)SymposiaonTechnologyandCircuits]中，聯合發表第一款百萬位元(1Mbit)MRAM通用記憶體晶片，利用0.6μm製程做出讀寫時間50ns且1Mbits/in2的MRAM測試晶片，2003年12月於美國召開的「2003IEEEInternationalElectronDevicesMeeting」國際半導體製造技術會議上，與DigitalDNA實驗室率先發表採單一電晶體和磁隧道接點(MagneticTunnelingJunction)結構、存取速度及效能大增的MRAM，採取0.18μmCMOS製程，並已推出全球第一顆4Mbit的MRAM，計劃自2004年開始廣泛地提供樣本並且量產，此舉奠定了產業的一個里程碑，也再次鞏固了Motorola的領導地位。Toshiba與NEC於2002年開始聯合開發MRAM產品。在2003年舉行的“電子信息通信學會集成電路研究會”上，雙方公開了1Mbit和1Kbit兩種MRAM的試製產品。這是繼2002年6月Motorola之後，第二家公佈1MbitMRAM的試製品。此次試製的1MbitMRAM的規格如下：TMR單元部分使用0.6μm製程技術、其它部分為0.25μm，MRAM面積為6.4mm×5mm，單一儲存位元面積為6.55μm2，電源電壓為+2.5V，TMR單元的電阻為30kΩ，MR比為22%。此次的成果在技術上有兩大關鍵之處。第一，通過更精密的製程加工技術製作出MRAM元件並成功確認了1MbitMRAM的正常動作。TMR單元的形狀採用可控制設計，避免了TMR單元的短路。此前的TMR單元的加工過程中，飛濺出來的物質容易導致TMR單元的短路，造成隧道隔層（TunnelBarrier）的損壞。同時，1Mbit的試製MRAM中還使用了減少切換磁場損耗的技術。通過改善構成TMR單元的磁性薄膜製造技術，自由層的磁化更容易沿易磁化的軸向進行。第二個關鍵之處是導入了覆蓋有磁性體的寫入用的word線和bit線的磁束集中結構，也就是將寫入用word線和bit線分別以磁性體包住，使得即使在微小的寫入電流值下也能有效地提供寫入用的磁場，其構造如圖二所示，與原來未使用磁束集中結構時相比，可將寫入時的工作電流降至1/3以下。Toshiba與NEC並預計2005年投資超過100億日幣發展MRAM量產技術，最初將量產容量定在256Mbits/in2，以取代DRAM之主流市場。2004年美國NVE公司和日本ANELVA公司於美國加州阿那罕姆市(Anaheim)召開的磁記錄國際會議“9thJointMMM-intermagConference”中分別發表了開發成功室溫下磁阻率(MR比）高達70%的TMR元件，大幅提高MRAM讀寫的可靠性，此前的磁阻率大約為50%。在磁化固定層和自由層上全都採用Co-Fe-B。通過採用Co-Fe-B，提高了夾在磁化固定層和自由層之間的絕緣膜(氧化鋁)的親和性。在NVE之後發表產品的ANELVA，在此次會議召開前原本發佈的技術聲明中表示：“室溫下MR比已高於60%”。但因NVE發佈的技術中聲稱已達到70%，或許是受到了NVE的刺激，ANELVE在發佈會上表示“我們對技術概要的標題做了些調整，已改為：室溫下已達到70%”，造成會場一片沸騰。其實，此前該公司已在2003年12月的半導體設備展“SEMICONJapan2003”上已宣佈達到70％。不過，當時沒有公佈自由層的材料。目前全球對於MRAM的研發投入都以國家級的力量支持，美國以國防部的DARPA（DefenseAdvancedResearchProjectsAgency）計畫支持，目前包括IBM、Infineon及Motorola是進度最快的公司，且宣稱2004年將推出256Mbits/in2或512Mbits/in2級的產品。韓國也是以國家型的Tera-levelnanodevices計畫支持，Samsung是當中動作最積極的公司，預計2005~2006年之間可推出產品。日本也有國家型計畫支持，計畫成員公司包括Sony、Toshiba及NEC等，且宣稱2004年可以推出MRAM的成品。因此總結看來，