Actel-FIFO应用笔记

类别内容关键词FIFO、FULL、控制器摘要介绍如何使用ProASIC3/E三种FIFO，包括内部结构、时序波形以及简单的实例AN05320101FIFO应用笔记V1.00Date:2007/06/24产品应用笔记文件信息广州致远电子有限公司应用笔记©2007GuangzhouZHIYUANElectronicsCO.,LTD.1995-2006Date:2007/06/24i产品应用手册V1.00修订历史版本日期原因V1.002007/06/24创建文档。AN05320101广州致远电子有限公司FIFO应用笔记©2007GuangzhouZHIYUANElectronicsCO.,LTD.1995-2006Date:2007/06/24ii产品应用手册V1.00目录1.适用范围......................................................................................................................................12.概述..............................................................................................................................................23.FIFO的特点.................................................................................................................................33.1FIFO内部结构...................................................................................................................33.2FIFO控制器的内部信号...................................................................................................43.3时序波形图........................................................................................................................64.三种FIFO应用实例...................................................................................................................84.1应用场合............................................................................................................................84.2同步的FIFO（内嵌硬件控制器）..................................................................................84.3软FIFO控制器（带存储单元）...................................................................................124.4软FIFO控制器（不带存储单元）...............................................................................165.特别注意事项............................................................................................................................195.1存储模块的匹配..............................................................................................................195.2FIFO标志的匹配.............................................................................................................195.3读写的数据宽度匹配......................................................................................................196.总结............................................................................................................................................207.参考资料....................................................................................................................................218.免责声明....................................................................................................................................229.销售与服务网络........................................................................................错误！未定义书签。AN05320101广州致远电子有限公司FIFO应用笔记©2007GuangzhouZHIYUANElectronicsCO.,LTD.1995-2006Date:2007/06/241/26产品应用手册V1.001.适用范围此应用笔记适用于ActelFlash结构的ProASIC3/E系列的FPGA，适用Libero7.3和Libero8.0IDE开发环境。AN05320101广州致远电子有限公司FIFO应用笔记©2007GuangzhouZHIYUANElectronicsCO.,LTD.1995-2006Date:2007/06/242/26产品应用手册V1.002.概述随着设计需求地增加，对存储器的要求也越来越高，很多地设计都需要使用FIFO，Actel的FPGA在这方面有独特的设计，为了迎合不同的客户需求，Actel设计了三种类型的FIFO，分别是：内嵌硬件FIFO控制器的同步FIFO、带有存储单元的软控制器的FIFO、不带存储单元的软控制器的FIFO，第一种不占用逻辑资源，和RAM一起使用；第二种控制器用逻辑资源搭建，存储器用内部的RAM；第三种是独立的控制器，用逻辑资源搭建，不带有存储单元，但有读写信号和地址信号输出。下面将会介绍这些FIFO的使用。AN05320101广州致远电子有限公司FIFO应用笔记©2007GuangzhouZHIYUANElectronicsCO.,LTD.1995-2006Date:2007/06/243/26产品应用手册V1.003.FIFO的特点3.1FIFO内部结构这里主要介绍内部带有硬件FIFO控制器的FIFO的结构，这是ActelFPGA的一大特点，可以节省很多的资源，它和内部的RAM一起配合使用，每个4K的RAM块内部都带有FIFO控制器。当只作为RAM使用时，控制器被旁路；当用作FIFO使用时，控制器被使能，并产生一些标志信号，例如：FULL、EMPTY、AFULL、AEMPTY等，图1是带有控制器的RAM块的内部结构。图1内嵌FIFO控制器的RAM块内部结构FIFO中的RAM块和一般的RAM的使用一样，只能是配置成4,096×1，2048×2，1,024×4，512×9，256×18这5种模式，虽然软件里可以设置各种各样的宽度和深度比，但是最终是用这几种模式中的一种来实现的，它是由控制器内部的WW和RW信号决定的，具体见表1所示。表1WW和RW配置宽度深度比WW2,WW1,WW0RW2,RW1,RW0DxW0000004k×10010012k×20100101k×4011011512×9100100256×18101,110,111101,110,111保留FIFO的存储模块最高可以配置成18位的模式，所以在FIFO控制器的接口上预留有18位的数据接口，当使用的数据宽度达不到18位时，剩余的读写数据线必须接地。但是如果CNT1E=E=AFVALAEVALSUB12CNT2RCLKWDWCLKResetRBLKRENESTOPWBLKWENFSTOPRD[17:0]WD[17:0]RCLKWCLKRADD[J:0]WADD[J:0]RENFRENFWENWENFULLAEMPTYAFULLEMPTYRDRAMRPIPERW[2:0]WW[2:0]AN05320101广州致远电子有限公司FIFO应用笔记©2007GuangzhouZHIYUANElectronicsCO.,LTD.1995-2006Date:2007/06/244/26产品应用手册V1.00是通过SmartGen软件生成的FIFO，这些工作是SmartGen软件来自动完成；如果是直接例化一个FIFO，这些地方是我们必须手动设置，数据总线的使用情况如表2所示。表2不同宽度深度比的数据信号的使用情况DxW不使用的WD/RD4k×1WD[17:1],RD[17:1]2k×2WD[17:2],RD[17:2]1k×4WD[17:4],RD[17:4]512×9WD[17:9],RD[17:9]256×18-3.2FIFO控制器的内部信号图2FIFO控制器宏模块FIFO4K18RW2RD17RW1RD16RW0WW2WW1WW0RD0ESTOPFSTOPFULLAFULLEMPTYAFVAL11AEMPTYAFVAL10AFVAL0AEVAL11AEVAL10AEVAL0RENRBLKRCLKWENWBLKWCLKRPIPEWD17WD16WD0RESETAN05320101广州致远电子有限公司FIFO应用笔记©2007GuangzhouZHIYUANElectronicsCO.,LTD.1995-2006Date:2007/06/245/26产品应用手册V1.00这是FIFO宏模块的内部接口信号，SmartGen软件中的设置参数也是最终影响这些信号来完成FIFO控制器的配置，我们在SmartGen软件生成时并不关心这些信号，但是用HDL例化的时候，我们必须非常的清楚这些信号的含义，如表3所示列出这些信号的含义，这些信号的含义仅仅针对于内嵌硬件控制器的FIFO来说的，其他两种会有一定的区别。表3FIFO的控制信号信号名称I/O类型含义WW[2:0]I配置FIFO的写宽度和深度比，具体见表1RW[2:0]I配置FIFO的读宽度和深度比，具