数字电路实验

实验一基本门电路（验证型）一、实验目的（1）熟悉常用门电路的逻辑功能；（2）学会利用门电路构成简单的逻辑电路。二、实验器材数字电路实验箱1台；74LS00、74LS02、74LS86各一块三、实验内容及步骤1、TTL与非门逻辑功能测试（1）将四2输入与非门74LS00插入数字电路实验箱面板的IC插座上，任选其中一与非门。输入端分别输入不同的逻辑电平（由逻辑开关控制），输出端接至LED“电平显示”输入端。观察LED亮灭，并记录对应的逻辑状态。按图1－1接线，检查无误方可通电。图1－1表1－174LS00逻辑功能表2、TTL或非门、异或门逻辑功能测试分别选取四2输入或非门74LS02、四2输入异或门74LS86中的任一门电路，测试其逻辑功能，功能表自拟。3、若要实现Y=A′,74LS00、74LS02、74LS86将如何连接，分别画出其实验连线图，并验证其逻辑功能。4、用四2输入与非门74LS00实现与或门Y=AB+CD的功能。画出实验连线图，并验证其逻辑功能。四、思考题1.TTL与非门输入端悬空相当于输入什么电平？2.如何处理各种门电路的多余输入端？附：集成电路引出端功能图实验二组合逻辑电路（设计型）一、实验目的熟悉简单组合电路的设计和分析过程。二、实验器材数字电路实验箱1台，74LS00三块，74LS02、74LS04、74LS08各一块三、实验内容及步骤1、设计一个能比较一位二进制A与B大小的比较电路，用X1、X2、X3分别表示三种状态：AB时，X1=1;AB时X2=1;A=B时X3＝1。(用74LS04、74LS08和74LS02实现）要求：（1）列出真值表；（2）写出函数逻辑表达式；（3)画出逻辑电路图，并画出实验连线图；（4）验证电路设计的正确性。2、测量组合电路的逻辑关系：（1）图3-2电路用3块74LS00组成。按逻辑图接好实验电路，输入端A、B、C分别接“逻辑电平”，输出端D、J接LED“电平显示”；图3-2表3－2（2）按表3－2要求，将测得的输出状态和LED显示分别填入表内；（3）根据测得的逻辑电路真值表，写出电路的逻辑函数式，判断该电路的功能。四、思考题总结组合逻辑电路分析和设计步骤。附：集成电路引出端功能图74LS08实验三译码器及其应用研究（设计型）一、实验目的（1）测试3线－8线译码器74LS138的逻辑功能；（2）研究用译码器设计组合电路。二、实验器材数字电路实验箱1台，74LS138、74LS30各一块三、实验内容及步骤1、74LS138逻辑功能测试对照74LS138引脚图连接实验连线图，使能端S1、S2′、S3′和地址输入端A2、A1、A0分别接“逻辑电平”，输出端接LED“电平显示”；将测试结果填入功能表4－1。表4－12、用74LS138构成逻辑函数发生器要求用74LS138实现逻辑函数：（1）推导出与译码器输出端相对应的函数式；（2）画出逻辑电路图，并画出实验连线图；（3）将测试结果填入真值表4－2。ABCCABCBACBACBAY表4－2四、思考题1.分析74LS138的S1、S2′、S3′端的作用。2.总结用译码器设计组合电路的方法。附：集成电路引脚排列图74LS30(8输入与非门）实验四数据选择器及其应用研究（设计型）（选做）一、实验目的(1)测试双4选1数据选择器74LS153、8选1数据选择器74LS151的逻辑功能；(2)研究用数据选择器设计组合电路的方法。二、实验器材数字电路实验箱1台，74LS153、74LS151、74LS32、74LS04各一块三、实验内容及步骤1、74LS153逻辑功能测试(1)按实验电路图5－1连线，地址输入端A1、A0分别接逻辑开关K1、K2，S1′接开关K3。(2)K3＝0，当A1A0=00时，数据输入端D10接逻辑开关，观察输出端Y1与D10的关系；依次将其余输入端输入数据观察输出状态。将实验结果填入功能表5－1。(3)K3＝1，观察输出状态是否改变。(4)当S2′接逻辑开关K3时，重复上述步骤。图5－1表5－12、74LS153扩展成8选1数据选择器。按图5－2连接，观察A2分别为0和1时，输出与哪一组数据输入相关。图5－23、用74LS151（扩展后的74LS153）设计一个多数表决电路。该电路有三个输入端A、B、C，分别代表三个人的表决情况。“同意”为1态，“不同意”为0态，当多数同意时，输出为1态，否则输出为0态。(1)根据题意列真值表，写出最小项逻辑表达式；(2)画出逻辑电路图，完成实验连线图，并将测试结果填入表5－2。表5－2附：集成电路引出端功能图74LS32实验五触发器及其应用（验证型）一、实验目的(1)掌握基本的SR、JK、D和T触发器的逻辑功能；(2)掌握集成触发器的逻辑功能及使用方法；(3）熟悉触发器之间相互转换的方法。二、实验器材数字电路实验箱1台，74LS00、74LS76、74LS74各一块三、实验内容及步骤1、测试SR锁存器的逻辑功能按图6－1，用两个与非门组成SR锁存器，输入端R′、S′接逻辑开关，输出端Q、Q′接逻辑电平显示，按表6－1要求测试，并记录之。表6－1图6－12、测试双JK触发器74LS76逻辑功能（1）测试、的复位、置位功能，任取一个JK触发器，使、、J、K接逻辑开关插口，CLK接单次脉冲源，Q、Q′端接至逻辑电平，按表6－2测试、功能。表6－2DRDSDSDRDRDS(2)测试JK触发器的逻辑功能和触发方式使＝＝1，按表6-3要求改变J、K、CLK状态，观察Q状态的变化，观察触发器状态更新是否发生在CLK脉冲下降沿。表6－3（3）将JK触发器J、K端连在一起，接高电平，构成T′触发器。在CLK端输入1Hz连续脉冲，观察Q端的变化。3、测试维持阻塞D触发器74LS74的逻辑功能（1）测试RD′、SD′的复位、置位功能，内容同实验2之（1），自拟表格。(2)测试D触发器的逻辑功能：按表6－4要求进行测试，观察触发器状态更新是否发生在CP脉冲上升沿。表6－4（3）将D触发器的Q′端与D端相连接，构成T′触发器，测试方法同实验内2之(3)。DRDS四、思考题用JK触发器74LS76和用D触发器74LS74构成的T′触发器会有什么不同？附：集成电路引出端功能图实验六计数器及其应用（验证型）一、实验目的(1)熟悉计数器的工作原理。(2)掌握中规模集成计数器的使用及功能测试方法。(3)掌握运用集成计数器实现任意进制的计数器的方法。二、实验器材数字电路实验箱1台，74LS161(或74LS160)、74LS20各一块三、实验内容及步骤1、测试74LS161（或74LS160）的逻辑功能。自拟实验连线图，验证表8－1的工作状态。表8－174LS161／160功能表2、用74LS161（或74LS160）和与非门74LS20实现七进制计数器。电路图如图8－1，按图接线并验证，其有效状态转换图如图8－2。若用置零法实现电路应如何连接。画出原理图，连线并验证之。四、思考题若要构成十三进制计数器用一片74LS161能否实现？一片74LS160能否实现？附：集成电路引出端功能图