计算机组成原理实验报告

实验报告课程名称：计算机组成原理系别：学生姓名：班级：学号：成绩：指导教师：开课时间：2013-2014学年第二学期实验一一、实验目的通过仿真软件验证真值转化为原码、反码、补码、移码，补码加减交替除法运算规则，补码两位乘法运算，补码一位乘法运算，乘法原码两位运算，乘法原码一位运算，原码加减交替除法运算，补码加减法运算。二、实验设备电脑，仿真软件三、实验内容（1）真值转化为原码、反码、补码、移码A.原码1.如果真值是正数，原码的最高位为“0”，其余各位与真值的对应位相同；2.如果真值是负数，原码的最高位为“1”，其余各位与真值的对应位相同；3.如果真值是“0”，原码有两种表示法，即000…0或100…0，分别表示+0或-0；4.因此原码的数值位表示数值的绝对值，而符号位分别用0和1表示数值的正和负。5.综上所述，如果把原码看成无符号整数，则真值到原码的转换规则是：当x≥0时，[x]原=x;当x≤0时，[x]原=2^(n-1)-x或2^(n-1)+|x|,“^”表示指数。B反码1.如果真值是正数，反码的最高位为“0”，其余各位与真值的对应位相同；2.如果真值是负数，反码的最高位为“1”，其余各位将真值的各位取反；3.如果真值是“0”，反码有两种表示法，即000…0或111…1，分别表示+0或-0；4.综上所述，如果把反码看成无符号整数，则真值到反码的转换规则是：当x≥0时，[x]反=x;当x≤0时，[x]反=2^(n)+x-1（模2^n）,“^”表示指数。C补码1.如果真值是正数，补码的最高位为“0”，其余各位与真值的对应位相同；2.如果真值是负数，补码的最高位为“1”，其余各位将真值的各位取反，末位加1；3.如果真值是“0”，补码表示法是唯一的，即000…0，在补中100…0表示-1，最高位既表示符号为负数，也表示数值1，不能表示-0；4.负数补码的另一种求法是，最高位（符号位）为“1”，从真值的低位向高位数第一个1以及其右边的各位保持不变，而其左边的各位按位取反，即可得到补码的数值位。5.综上所述，如果把补码看成无符号整数，则真值到补码的转换规则是：[x]补=2^(n)+x（模2^n）,“^”表示指数。D移码1.如果真值是正数，移码的最高位为“1”，其余各位与真值的对应位相同；2.如果真值是负数，移码的最高位为“0”，其余各位将真值的各位取反，末位加1；3.如果真值是“0”，移码表示法是唯一的，即100…0；4.不难看出，移码与补码相比，数值位完全相同，而符号位相反。两者的转换非常容易。5.移码只用来表示浮点数中的阶码，不存在定点小数格式。6.综上所述，如果把移码看成无符号整数，则真值到移码的转换规则是：[x]移=2^(n-1)+x（模2^n）,“^”表示指数。（2）补码加减交替除法运算规则（3）补码两位乘法运算1.乘数最低位的后面增加一个附加位，初值为0。在运算过程中，和乘数一起做右移。2.为防止溢出，设三个符号位，在运算过程中，最高位才表示真正的符号。3.每一步加的值取决于移位后的乘数寄存器的最低两位和附加位的值。（4）补码一位乘法运算1.乘数和被乘数都以补码表示（本程序允许数值位4位，符号位一位），运算结果也是补码。运算过程中，为防止溢出，加法器需使用两位符号位。2.乘数最低位后增加一位附加位，初值为0，以后和乘数寄存器联合移位。3.右移按补码规则进行，即符号位复制。(5)、法原码两位运算1.本程序允许进行单字节(8位二进制)原码(含一位符号位)的数值部分两位乘法运算,因此数值位只有7位。2.由于原码两位乘法运算中,可能需要进行加2|X|以及减|X|的运算,所以实际上需要用补码加减运算,为了不发生溢出,在加法器中含有三个符号位;对于加正数,高位补0,而减|X|则变为加-|X|的补码;部分积右移时,如果最高位为0,则高位补0,如果最高位为1,则高位补1。3.由于乘数和被乘数的数值部分只有7位,故乘积的数值部分只有14位。（6）乘法原码一位运算1.根据乘数寄存器的最低位决定将部分积加被乘数还是加零；2.将进位位、部分积和乘数寄存器联合右移一位；3.计数器减1。如果计数器的值不为零，重复1～3步。（7）原码加减交替除法运算1.被除数的数值部分如果大于或等于除数的数值部分，则发生溢出。2.若余数≥0，上商“1”，余数左移一位，减除数的绝对值，即加除数的绝对值的相反数的补码。3.若余数＜0，上商“0”，余数左移一位，加除数的绝对值。4.本程序要求被除数的数值部分8位，符号一位，共9位，除数的数值部分4位，符号一位，共5位。（8）补码加减法运算1.输入两个整数加数的真值（可带+、-号的十进制数，例如5，+3，-7等）；2.按等于号即可得到计算结果。3.由于本例采用四位二进制数表示的补码，可表示的整数范围为-8～+7，如果操作数或运算结果超出该范围，运算将出错。4.如果加数为负数，就相当于被加数减去该数的绝对值，因此相当于做减法。反过来说，做减法，实际上就是被减数的补码加上减数的相反数的补码。而求一个数的相反数的补码的规则是将该数的补码连同符号位按位取反，末位加1。5.如果两个操作数没有超出补码的表示范围，而运算结果超出补码的表示范围，称为“溢出”，结果大于补码的表示范围的上限，称为“上溢”；结果小于补码的表示范围的上限，称为“下溢”。6.通常有两种判断溢出的方法，一是双符号位法，即两个操作数以及结果均用两个符号位（变形补码），如果结果的两个符号位一致，表示没有溢出，如果不一致，表示溢出。最高的一位始终表示运算结果的正确的符号：0为正（或上溢），1为负（或下溢）。第二种方法是采用单符号位运算，但根据符号位和最高有效位产生的进位是否相同而判定是否溢出：如果两进位位相同，无溢出；不同则表明溢出。当溢出时，符号位进位为0，表示上溢；为1表示下溢。一．结果单步执行了原码、反码、补码运行的具体过程,更形象的了解了各种运算的执行过程与原理，是我们在计算时有了更深的理解。二．总体使我们将理论与实践相结合，分步实现的过程使我们更加清晰地了解触发器工作的每个步骤、过程。实验二一．实验目的实验汇编语言的初次编译。二．实验设备电脑，dos，masm三．实验内容1、汇编上机步骤①建立汇编语言的工作环境②调用编辑程序EDIT建立汇编语言源程序（ASM文件）③调用汇编程序MASM（或ASM）产生目标文件（OBJ文件）④调用连接程序LINK产生执行文件（EXE文件）⑤程序的执行⑥调试程序DEBUG2、字符串的显示并传送1）、代码：2）、调试3、判断十个数正数，负数，零的个数1）、代码2）、调试过程四、实验心得初步接触了汇编程序语言的编译环境，第一次我们只是照着老师给的代码进行练习，跟着老师的步骤进行模仿，以后我们需要更加熟悉这个系统，要能够学以致用。虽然刚开始我们的熟练程度不够，但是只要多加练习，对指令熟练掌握，我们运用这个会变得得心应手。实验三存储器实验一、实验目的掌握静态随机存取存储器RAM工作特性及数据的读写方法。二、实验内容1、实验原理主存储器单元电路主要用于存放实验机的机器指令，如图1-1所示，它的数据总线挂在外部数据总线EXD0～EXD7上；它的地址总线由地址寄存器单元电路中的地址寄存器74LS273（U37）给出，地址值由8个LED灯LAD0～LAD7显示，高电平亮，低电平灭；在手动方式下，输入数据由8位数据开关KD0～KD7提供，并经一三态门74LS245（U51）连至外部数据总线EXD0～EXD7，实验时将外部数据总线EXD0～EXD7用8芯排线连到内部数据总线BUSD0～BUSD7，分时给出地址和数据。它的读信号直接接地；它的写信号和片选信号由写入方式确定。该存储器中机器指令的读写分手动和自动两种方式。手动方式下，写信号由W/R`提供，片选信号由CE`提供；自动方式下，写信号由控制CPU的P1.2提供，片选信号由控制CPU的P1.1提供。图1-1静态RAM6264的电路由于地址寄存器为8位，故接入6264的地址为A0～A7，而高4位A8～A12接地，所以其实际使用容量为256字节。6264有四个控制线：CS1第一片选线、CS2第二片选线、OE读线、WE写线。其功能如表1-1所示。CS1片选线由CE`控制（对应开关CE）、OE读线直接接地、WE写线由W/R`控制（对应开关WE）、CS2直接接+5V。图中信号线LDAR由开关LDAR提供，手动方式实验时，跳线器LDAR拨在左边，脉冲信号T3由实验机上时序电路模块TS3提供，实验时只需将J22跳线器连上即可，T3的脉冲宽度可调。2、实验接线⑴MBUS连BUS2；⑵EXJ1连BUS3；⑶跳线器J22的T3连TS3；⑷跳线器J16的SP连H23；表1-1静态RAM6264的功能表⑸跳线器SWB、CE、WE、LDAR拨在左边（手动位置）。3、实验步骤⑴连接实验线路，仔细查线无误后接通电源。⑵形成时钟脉冲信号T3，方法如下：在时序电路模块中有两个二进制开关运行控制和运行方式。将运行控制开关置为运行状态、运行方式开关置为连续状态时，按动运行启动开关，则T3有连续的方波信号输出，此时调节电位器W1，用示波器观察，使T3输出实验要求的脉冲信号；本实验中运行方式开关置为单步状态，每按动一次启动运行开关，则T3输出一个正单脉冲，其脉冲宽度与连续方式相同。⑶给存储器的00地址单元中写入数据11，具体操作步骤如下：如果要对其它地址单元写入内容，方法同上，只是输入的地址和内容不同。⑷读出刚才写入00地址单元的内容，观察内容是否与写入的一致。具体操作步骤如下三、调试过程三．结果完成实验内容，按照要求验证了实验数据四．总结在这次的实验中我们首次用到了试验箱，这要求我们学会连线，在众多接口中找到需要的接口就要求我们有足够的耐心，也更要细心。实验的内容虽然不多，但是在过程中我加深了对静态存储的理解。实验四运算器──算术逻辑运算器实验一．实验目的1.掌握算术逻辑运算器单元ALU（74LS181）的工作原理。2.掌握模型机运算器的数据传送通路组成原理。3.验证74LS181的组合功能。4.按给定数据，完成实验指导书中的算术／逻辑运算。二、实验内容1、实验原理运算器由两片74181以并/串形式构成8位字长的ALU。运算器的输出经过一个三态门(74245)和数据总线相连，运算器的两个数据输入端分别由两个锁存器(74373)锁存，锁存器的输入连接至数据总线，数据开关INPUTDEVICE用来给出参与运算的数据，并经过一个三态门(74245)和数据总线相连，数据显示灯“BUSUNIT”已和数据总线相连，用来显示数据总线内容。图中已将用户需要连接的控制信号用圆圈标明(其他实验相同，不再说明)，其中除T4为脉冲信号，其它均为电平信号。由于实验电路中的时序信号均已连至W/RUNIT的相应时序信号引出端，因此，在进行实验时，只需将W/RUNIT的T4接至STATEUNIT的微动开关KK2的输出端，按动微动开关，即可获得实验所需的单脉冲，而S3，S2，S1，S0，Cn，LDDR1，LDDR2，ALU-B，SW-B各电平控制信号用SWITCHUNIT中的二进制数据开关来模拟，其中Cn，ALU-B，SW-B为低电平控制有效，LDDR1，LDDR2为高电平有效。74LS181芯片外特性74LS181功能表运算器数据通路图运算器数据通路图（简化版）2、实验接线1）ALUBUS连EXJ32)ALU01连BUS13)SJ2连UJ24)跳线器J23上T4连SD5)LDDR1,LDDR2,ALUB,SWB四个跳线器拨在左边6)AR跳线器拨在左边，同时开关AR拨在“1”电平3、实验步骤（1）连接线路，仔细检查核对后接通电源。（2）用二进制数据开关KD0-KD7向DR1和DR2寄存器置入8位运算数据。调拨8位数据开关KD0-KD7为01100101（35H），准备向DR1送二进制数据。数据输出三态缓冲器门控信号ALUB=1（关闭）。数据输入三态缓冲器门控信号SWB=0（打开）。数据锁存DRi控制信号LDDR1=1（打开），同时，LDDR2=0（关闭