计算机组成原理试题及答案06

1本科生期末试卷六一．选择题（每小题1分，共10分）1．完整的计算机应包括______。A运算器、存储器、控制器；B外部设备和主机；C主机和实用程序；D配套的硬件设备和软件系统；2．用64位字长（其中1位符号位）表示定点小数时，所能表示的数值范围是______。A[0，264–1]B[0，263–1]C[0，262–1]D[0，263]3．四片74181ALU和1片74812CLA器件相配合，具有如下进位传递功能______。A行波进位；B组内先行进位，组间先行进位；C组内先行进位，组间行波进位；D组内行波进位，组间先行进位；4．某机字长32位，存储容量为1MB，若按字编址，它的寻址范围是______。A0—1MB0—512KBC0—256KD0—256KB5．某一RAM芯片，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应是______。A23B25C50D196．堆栈寻址方式中，设A为通用寄存器，SP为堆栈指示器，MSP为SP指示器的栈顶单元，如果操作的动作是：（A）→MSP，（SP）-1→SP，那么出栈的动作应是______。A（MSP）→A，（SP）+1→SP；B（SP）+1→SP，（MSP）→A；C（SP）-1→SP，（MSP）→A；D（MSP）→A，（SP）-1→SP；7．指令周期是指______。ACPU从主存取出一条指令的时间；BCPU执行一条指令的时间；CCPU从主存取出一条指令加上CPU执行这条指令的时间；D时钟周期时间；8．在______的微型计算机系统中，外设可和主存贮器单元统一编址，因此可以不使用I/O指令。A单总线B双总线C三总线D多总线9．在微型机系统中，外围设备通过______与主板的系统总线相连接。A适配器B设备控制器C计数器D寄存器10．CD—ROM光盘的标准播放时间为60分钟。在计算模式1情况下，光盘的存储容量为______。A601MBB527MBC630MBD530MB二．填空题（每小题3分，共24分）1．计算机的硬件包括A.______，B.______，C.______适配器，输入输出部分。2．按IEEE764标准，一个浮点数由A.______，阶码E，尾数m三部分组成。其中阶码E2的值等于指数的B.______加上一个固定C.______。3．存储器的技术指标有A.______，B.______，C.______，存储器带宽。4．指令操作码字段表征指令的A.______，而地址码字段指示B.______。微小型机多采用C.______混合方式的指令格式。5.CPU中至少有如下六类寄存器，除了A.______寄存器，B.______计数器，C.______寄存器外，还应有通用寄存器，状态条件寄存器，数据缓冲寄存器。6．总线有A.______特性，B.______特性，电气特性，C.______特性。7．不同的CRT显示标准所支持的最大A.______和B.______数目是C.______的。8．中断处理需要有中断A.______，中断B.______产生，中断C.______等硬件支持。三.应用题1.（11分）设有两个浮点数N1=2j1×S1,N2=2j2×S2,其中阶码2位，阶符1位，尾数四位，数符一位。设：j1=(-10)2,S1=(+0.1001)2j2=(+10)2,S2=(+0.1011)2求：N1×N2，写出运算步骤及结果，积的尾数占4位，要规格化结果，用原码阵列乘法器求尾数之积。2.（11分）已知某8位机的主存采用半导体存贮器，地址码为18位，若使用4K×4位RAM芯片组成该机所允许的最大主存空间，并选用模块条的形式，问：（1）若每个摸条为32K×8位，共需几个模块条？（2）每个模块内共有多少片RAM芯片？（3）主存共需多少RAM芯片？CPU如何选择各模块条？3.（11分）图B6.1是某SRAM的写入时序，其中R/W是读、写命令控制线，当R/W线为低电平时，存贮器按给定地址把数据线上的数据写入存贮器。请指出图中时序的错误，并画出正确的写入时序。图B6.14.（11分）某计算机有如下部件：ALU，移位器，主存M，主存数据寄存器MDR，主存地址寄存器MAR，指令寄存器IR，通用寄存器R0——R3，暂存器C和D。（1）请将各逻辑部件组成一个数据通路，并标明数据流向。（2）画出“ADDR1，（R2）+”指令的指令周期流程图，指令功能是（R1）+（（R2））→R1。移位器IRPCR0R1MBRM3ALU图B6.25.（11分）集中式仲裁有几种方式？画出计数器定时查询方式的逻辑结构图，说明其工作原理。6.（11分）刷存的主要性能指标是它的带宽。实际工作时显示适配器的几个功能部分要争用刷存的带宽。假定总带宽的50%用于刷新屏幕，保留50%带宽用于其他非刷新功能。（1）若显示工作方式采用分辨率为1024×768，颜色深度为3B，帧频（刷新速率）为72HZ，计算总带宽。（2）为达到这样高的刷存带宽，应采取何种技术措施？CDR2R3MAR4本科生期末试卷六答案一．选择题1D2B3B4C5D6B7C8A9A10B二．填空题1.A.运算器B.存储器C.控制器2.A.符号位SB.基值EC.偏移量3.A.存储容量B.存储时间C.存储周期4.A.操作B.特征与功能C.操作数的地址5.A.指令B.程序C.地址6.A.物理B.功能C.机械7.A.分辨率B.颜色C.不同8.A.优先级仲裁B.向量C.控制逻辑三．应用题1.（1）浮点乘法规则：N1×N2=（2j1×S1）×（2j2×S2）=2（j1+j2）×（S1×S2）（2）码求和：j1+j2=0（3）尾数相乘：被乘数S1=0.1001，令乘数S2=0.1011，尾数绝对值相乘得积的绝对值，积的符号位=0⊕0=0。按无符号阵乘法器运算得：N1×N2=20×0.01100011（4）尾数规格化、舍入（尾数四位）N1×N2=（+0.01100011）2=（+0.1100）2×2（-01）22.解：（1）由于主存地址码给定18位，所以最大存储空间为218=256K，主存的最大容量为256KB。现每个模块条的存储容量为32KB，所以主存共需256KB/32KB=8块板。（2）每个模块条的存储容量为32KB，现使用4K×4位的RAM芯片拼成4K×8位（共8组），用地址码的低12（A0——A11）直接接到芯片地址输入端，然后用地址的高3位（A14——A12）通过3：8译码器输出分别接到8组芯片的选片端。共有8×2=16个RAM。（3）据前面所得，共需8个模条，每个模条上有16片芯片，故主存共需8×16=128片RAM芯片。3．解：写入存贮器时时序信号必须同步。通常，当R/W线加负脉冲时，地址线和数据线的电平必须是稳定的。当R/W线一达到逻辑0电平时，数据立即被存贮。因此，当R/W线处于低状态时，如果数据线改变数值，那么存贮器将存贮新的数据⑤。同样，当R/W线处于低状态时，地址发生了变化，那么同样的数据将存贮到新的地址（②或③）。正确的写入时序图如下图所示：5图B6.34．解：（1）各功能部件联结成如图所示数据通路：ALU+1图B6.4（2）此指令为RS型指令，一个操作数在R1中，另一个操作数在R2为地址的内存单元中，相加结果放在R1中。送当前指令地址到MAR取当前指令到IR，PC+1，为取下条指令做好准备①②③④图B6.5(说明)：①：取R1操作数→C暂存器。②：送地址到MAR。③：取出内存单元中的操作数移位器DCPCIRR3R2R1R0MARMMBR（PC）→MARM→MBR→IR，（PC）+1（R1）→C（R2）→MARM→MBR→D（C）+（D）→R1译码6→D暂存器。④：相加后将和数→R1。5．解：有三种方式：链式查询方式，计数器定时查询方式，独立请求方式。计数器定时查询方式逻辑结构图如下：图B6.66．解：（1）因为刷新所需带宽=分辨率×每个像素点颜色深度×刷新速度所以1024×768×3B×72/S=165888KB/S=162MB/S（2）为达到这样高的刷存带宽，可采用如下技术措施：1．使用高速的DRAM芯片组成刷存。2．刷存采用多体交错结构。3．刷存内显示控制器的内部总线宽度由32位提高到64位，甚至到128位。4．刷存采用双端口存储器结构，将刷新端口与更新端口分开。