5.2--二进制计数器

2020/6/115.2.1异步二进制计数器5.2.2同步二进制计数器5.2二进制计数器结束放映2020/6/12复习时序逻辑电路的特点？寄存器分类？８位二进制数码需几个触发器来存放？计数器：用以统计输入时钟脉冲CP个数的电路。计数器的分类：5.2二进制计数器1．按计数进制分二进制计数器：按二进制数运算规律进行计数的电路称作二进制计数器。十进制计数器：按十进制数运算规律进行计数的电路称作十进制计数器。任意进制计数器：二进制计数器和十进制计数器之外的其它进制计数器统称为任意进制计数器。二进制计数器是结构最简单的计数器，但应用很广。2020/6/142．按数字的变化规律加法计数器：随着计数脉冲的输入作递增计数的电路称作加法计数器。减法计数器：随着计数脉冲的输入作递减计数的电路称作减法计数器。加/减计数器：在加/减控制信号作用下，可递增计数，也可递减计数的电路，称作加/减计数器，又称可逆计数器。也有特殊情况，不作加/减，其状态可在外触发控制下循环进行特殊跳转，状态转换图中构成封闭的计数环。3．按计数器中触发器翻转是否同步分异步计数器：计数脉冲只加到部分触发器的时钟脉冲输入端上，而其它触发器的触发信号则由电路内部提供，应翻转的触发器状态更新有先有后的计数器，称作异步计数器。同步计数器：计数脉冲同时加到所有触发器的时钟信号输入端，使应翻转的触发器同时翻转的计数器，称作同步计数器。2020/6/15异步计数器的计数脉冲没有加到所有触发器的CP端。当计数脉冲到来时，各触发器的翻转时刻不同。分析时，要特别注意各触发器翻转所对应的有效时钟条件。异步二进制计数器是计数器中最基本最简单的电路，它一般由接成计数型的触发器连接而成，计数脉冲加到最低位触发器的CP端，低位触发器的输出Q作为相邻高位触发器的时钟脉冲。5.2.1异步二进制计数器2020/6/161．异步二进制加法计数器必须满足二进制加法原则：逢二进一（1+1=10，即Q由1→0时有进位。）组成二进制加法计数器时，各触发器应当满足：①每输入一个计数脉冲，触发器应当翻转一次（即用T′触发器）；②当低位触发器由1变为0时，应输出一个进位信号加到相邻高位触发器的计数输入端。2020/6/17图5-123位异步二进制加法计数器仿真（1）JK触发器构成的3位异步二进制加法计数器（用CP脉冲下降沿触发）①电路组成②工作原理2020/6/18③计数器的状态转换表表5-53位二进制加法计数器状态转换表CP顺序Q2Q1Q0等效十进制数0000010011201023011341004510156110671117800002020/6/19④时序图图5-133位二进制加法计数器的时序图2020/6/110⑤状态转换图图5-143位二进制加法计数器的状态转换图圆圈内表示Q2Q1Q0的状态用箭头表示状态转换的方向2020/6/111⑥结论如果计数器从000状态开始计数，在第八个计数脉冲输入后，计数器又重新回到000状态，完成了一次计数循环。所以该计数器是八进制加法计数器或称为模8加法计数器。如果计数脉冲CP的频率为f0，那么Q0输出波形的频率为1/2f0，Q1输出波形的频率为1/4f0，Q2输出波形的频率为1/8f0。这说明计数器除具有计数功能外，还具有分频的功能。2020/6/112图5-15由D触发器构成的3位异步二进制加法计数器(a)电路图（b）时序图仿真（2）由D触发器构成的3位异步二进制加法计数器（用CP脉冲上升沿触发）2020/6/1132．异步二进制减法计数器必须满足二进制数的减法运算规则：0-1不够减，应向相邻高位借位，即10-1＝1。组成二进制减法计数器时，各触发器应当满足：①每输入一个计数脉冲，触发器应当翻转一次（即用T′触发器）；②当低位触发器由0变为1时，应输出一个借位信号加到相邻高位触发器的计数输入端。2020/6/114图5-163位异步二进制减法计数器(a)逻辑图(b)时序图仿真（1）JK触发器组成的3位异步二进制减法计数器（用CP脉冲下降沿触发）。2020/6/115表5-63位二进制减法计数器状态表CP顺序Q2Q1Q0等效十进制数0000011117211063101541004501136010270011800002020/6/116图5-173位异步二进制减法计数器的状态转换图圆圈内表示Q2Q1Q0的状态用箭头表示状态转换的方向2020/6/117图5-18由D触发器构成的3位异步二进制减法计数器仿真（2）D触发器构成的3位异步二进制减法计数器（用CP脉冲上升沿触发）。2020/6/118异步二进制计数器的构成方法可以归纳为：①N位异步二进制计数器由N个计数型（T′）触发器组成。②若采用下降沿触发的触发器加法计数器的进位信号从Q端引出减法计数器的借位信号从Q端引出若采用上升沿触发的触发器加法计数器的进位信号从Q端引出减法计数器的借位信号从Q端引出N位二进制计数器可以计2N个数，所以又可称为2N进制计数器。2020/6/119异步二进制计数器的优点：电路较为简单。缺点：进位（或借位）信号是逐级传送的，工作频率不能太高；状态逐级翻转，存在中间过渡状态。状态从111→000的过程？111→110→100→0002020/6/1205.2.2同步二进制计数器同步计数器中，各触发器的翻转与时钟脉冲同步。同步计数器的工作速度较快，工作频率也较高。1．同步二进制加法计数器（1）设计思想：①所有触发器的时钟控制端均由计数脉冲CP输入，CP的每一个触发沿都会使所有的触发器状态更新。②应控制触发器的输入端，可将触发器接成T触发器。当低位不向高位进位时，令高位触发器的T＝0，触发器状态保持不变；当低位向高位进位时，令高位触发器的T=1，触发器翻转，计数加1。2020/6/121（2）当低位全1时再加1，则低位向高位进位。1＋1＝111＋1＝100111＋1＝10001111＋1＝10000……可得到T的表达式为：T0=J0=K0=1T1=J1=K1=Q0T2=J2=K2=Q1Q0T3=J3=K3=Q2Q1Q02020/6/122表5-74位二进制加法计数器的状态转换表CP顺序Q3Q2Q1Q0000001000120010300114010050101601107011181000910011010101110111211001311011411101511111600002020/6/123图5-194位同步二进制加法计数器的时序图2020/6/124图5-204位同步二进制加法计数器T0=J0=K0=1T1=J1=K1=Q0T2=J2=K2=Q1Q0T3=J3=K3=Q2Q1Q0仿真2020/6/1252．同步二进制减法计数器（1）设计思想：①所有触发器的时钟控制端均由计数脉冲CP输入，CP的每一个触发沿都会使所有的触发器状态更新。②应控制触发器的输入端，可将触发器接成T触发器。当低位不向高位借位时，令高位触发器的T＝0，触发器状态保持不变；当低位向高位借位时，令高位触发器的T=1，触发器翻转，计数减1。2020/6/126（2）触发器的翻转条件是：当低位触发器的Q端全1时再减1，则低位向高位借位。10－1＝1100－1＝111000－1＝11110000－1＝1111……可得到T的表达式为：2020/6/127表5-84位二进制减法计数器的状态转换表CP顺序Q3Q2Q1Q0000001111121110311014110051011610107100181000901111001101101011201001300111400101500011600002020/6/1283．同步二进制可逆计数器将加法和减法计数器综合起来，由控制门进行转换，可得到可逆计数器。图5-214位同步二进制可逆计数器S为加／减控制端S=1时，加法计数S=0时，减法计数2020/6/129作业题5-4