数电-组合逻辑电路练习题

第1页数字电子技术自测练习第3章组合逻辑电路单项选择题填空题第2页数字电子技术第3章组合逻辑电路单项选择题1、组合逻辑电路在结构上()。由门构成且无反馈A√由门构成可以有反馈B×含有记忆元件C×以上均正确D×分析提示根据组合逻辑电路任一时刻的输出信号，仅取决于该时刻的输入信号，而与输入信号作用前电路所处的状态无关的功能特点，在结构上仅由门构成且没有反馈。第3页数字电子技术第3章组合逻辑电路单项选择题2、下列对组合逻辑电路特点的叙述中，错误的是()。×A电路中不存在输出端到输入端的反馈通路√B电路主要由各种门组合而成，还包含存储信息的记忆元件×C电路的输入状态确定后，输出状态便唯一地确定下来×D电路的输出状态不影响输入状态，电路的历史状态不影响输出状态分析提示组合逻辑电路在结构上，仅由门构成，没有反馈，没有存储元件。因而在逻辑功能上，当时的输入信号决定着当时的输出信号。第4页数字电子技术第3章组合逻辑电路单项选择题3、下列器件中，实现逻辑加法运算的是()。半加器A×全加器B×加法器C×或门D√分析提示半加器、全加器、加法器等电路，是实现算术加法运算而不是实现逻辑加法运算。或门电路不是实现逻辑加法运算。第5页数字电子技术第3章组合逻辑电路单项选择题4、可以有多个输入信号同时有效的编码器是()。二进制编码器A×二─十进制编码器B×优先编码器C√8421BCD码编码器D×分析提示二进制编码器、二─十进制编码器（8421BCD码编码器是二─十进制编码器的一种），其输入量有约束，任一时刻只允许一个输入信号有效，只对有效的一个输入信号进行编码。即限制输入方式保证任一时刻只对一个输入信号进行编码。优先编码器，输入量无约束，允许同一时刻有多个输入信号有效，但只对其中一个优先级别高的输入信号进行编码。即电路能选择一个输入信号进行编码。第6页数字电子技术第3章组合逻辑电路单项选择题5、3线─8线译码器74LS138，当控制端使其处于不译码状态时，各输出端的状态为()。全为0状态A×全为1状态B√为0为1状态都有C×以上均不对D×分析提示74LS138是0输出有效的3线─8线译码器，处于不译码状态时各输出端应无输出，即为全为1状态。第7页数字电子技术第3章组合逻辑电路单项选择题6、下列不是3线─8线译码器74LS138输出端状态的是()。01011100A√10111111B×11111111C×11111110D×分析提示译码工作时，74LS138是0输出有效的3线─8线译码器，每输入一组代码，8个输出端只有1个输出端为0，其他输出端为1；处于不译码状态时各输出端全为1。第8页数字电子技术第3章组合逻辑电路单项选择题7、n位代码输入的二进制译码器，每输入一组代码时，有输出信号的输出端个数为()。1个A√2个B×n个C×2n个D×分析提示二进制译码器工作时，将所输入的一组代码翻译成唯一的一个十进制数。因此，每输入一组代码仅1个输出端有输出信号。第9页数字电子技术第3章组合逻辑电路单项选择题8、0输出有效的3线─8线译码器74LS138，若使输出Y3=0，则输入量A2A1A0应为()。000A×110B×011C√100D×分析提示74LS138译码器，处于译码工作状态时，每个输出是以输入iimYA2、A1、A0为变量构成的最小项再取反，即。若使，001233AAAmY1012AAA则要求，即要求输入量A2A1A0的取值为011。第10页数字电子技术第3章组合逻辑电路单项选择题9、4位二进制译码器，其输出端个数为()。4个A×16个B√8个C×10个D×分析提示二进制译码器，工作时将输入变量的全部取值组合都翻译成十进制数。4位二进制译码器，有4个输入变量，应译成24=16个十进制数，即有16个输出端。第11页数字电子技术第3章组合逻辑电路单项选择题10、集成4位二进制数据比较器为最低位芯片时，级联输入端（扩展端）的接法是()。(ab)=0,(a=b)=0,(ab)=0A××(ab)=1,(a=b)=0,(ab)=0B√(ab)=0,(a=b)=1,(ab)=0C×(ab)=Ⅹ,(a=b)=Ⅹ,(ab)=ⅩD分析提示集成4位二进制数据比较器的输出是由比较输入、级联输入（扩展输入）共同决定的，级联输入是更低位的比较结果（不是数本身）。比较时，高位能确定出大小关系则不看低位，高位相等时由低位决定比较结果。因此，比较器为最低位芯片时级联输入端（扩展端）的接法是：(ab)=0,(a=b)=1,(ab)=0第12页数字电子技术第3章组合逻辑电路单项选择题11、4选1数据选择器，地址输入量为A1、A0，数据输入量为D3、D2、D1、D0,若使输出Y=D2，则应使地址输入A1A0=()。00A×01B×10C√11D×分析提示4选1数据选择器处于工作状态时输出逻辑表达式为：301201101001DAADAADAADAAY可知，若使，2DY1001AA要求。第13页数字电子技术第3章组合逻辑电路单项选择题12、如图所示的组合逻辑电路，所实现的逻辑功能为()。与非门A×或非门B×异或门C×同或门D√A≥1≥1≥1≥1BF分析提示由逻辑图写出逻辑表达式再简化变形：BABBAAF输出、输入为同或逻辑关系。)()(BABBAA)()(BABBAA)()(ABBABAAB第14页数字电子技术第3章组合逻辑电路单项选择题74LS138S1S2S3A2A1A0FY0Y1Y2Y3Y4Y5Y6Y7__________AB1&74LS138S1S2S3A2A1A0FY0Y1Y2Y3Y4Y5Y6Y7__________AB1&13、由3线—8线译码器芯片74LS138构成的电路如图所示，其输出表达式为()。BABBAF√ABABAF×CBAF×DBAF×分析提示由逻辑图写出逻辑表达式：303030mmmmYYFABBAABBAAAAAAA00012012第15页数字电子技术第3章组合逻辑电路单项选择题14、图示为用3线─8线译码器74LS138构成的4路数据分配器，在地址A1、A0的控制下可将数据D分配到F0~F3不同的输出端。当F0=D时，A1A0应为()。00A√01B×10C×11D×Y0Y1Y2Y3Y4Y5Y6Y7A2A1A0S1S2S374LS138F0F1F2F3A1A0D1分析提示DAAYF01000m输出F0的表达式为：若使F0=D，A1A0应为00。第16页数字电子技术第3章组合逻辑电路单项选择题15、图示为用4位加法器构成的8421BCD码监视器，当输入的代码A3A2A1A0为伪码1010~1111时，其输出F=()。0A×1B√ⅩC×无输出D×A3A2A1A0B3B2B1B074LS283A3A2A1A00110S3S2S1S0COCIF分析提示A3A2A1A0为伪码1010~1111时，分别和0110进行算术加法运算，使进位输出CO=1,即F=1。第17页16、一组合逻辑电路的输出逻辑表达式为该电路是()。F1=ABC⊕⊕F2=AB+AC+BC，一位半加器A×一位全加器B×一位全减器C√以上均不对D×分析提示列出给定函数的真值表：真值表ABCF1F20000000111010110110110010101001100011111由真值表中变量和函数的取值规律可知，该电路为一位全减器，F1为本位差数、F2为向高位的借位数。数字电子技术第3章组合逻辑电路单项选择题第18页CCABBCAF×BACCABF√数字电子技术第3章组合逻辑电路单项选择题17、由4选1数据选择器构成的电路如图所示，其最简与或表达式为()。×AABCBACBABAFDCACAF×A1A0D3D2D1D0YFAB1C1C4─1MUXS分析提示CABBACBABAF11由逻辑图写出输出逻辑表达式，再进行简化：ABCBACBABAACCAB第19页数字电子技术第3章组合逻辑电路单项选择题18、用下列器件分别设计组合逻辑电路时，需要进行函数化简的是()。门电路A√译码器B×数据选择器C×加法器D×分析提示用门电路设计组合逻辑电路，所用器件的数量与函数式的繁简程度有关，函数式越简单，所用器件数量越少。用译码器、数据选择器设计组合逻辑电路，只需将函数是转换成与所用器件的逻辑函数一致的形式。加法器一般只适合于输出和输入相差一个常数的逻辑问题的设计。第20页数字电子技术第3章组合逻辑电路单项选择题19、某逻辑函数的最简表达式为，在只提供原变量的条件下，按照该表达式实现的电路共需要的门电路为()。F=AB+AB3种类型5个A√3种类型4个B×2种类型4个C×2种类型3个D×分析提示实现逻辑非运算及，需用2个非门；共需3种类型、5个门。AB实现逻辑与运算及，需用2个与门；BABABABA实现逻辑或运算，需用1个或门。第21页数字电子技术第3章组合逻辑电路单项选择题20、某逻辑函数的最简表达式为，在只提供原变量的条件下，若用与非门来实现，则共需要双输入端与非门电路的个数为()。F=AB+AB5个A×4个B√3个C×2个D×分析提示将给定逻辑函数式变形：BABABABAYBABABABABA共需4个双输入端与非门。第22页数字电子技术第3章组合逻辑电路单项选择题21、用异或门实现逻辑函数当只提供原变量时所用异或门得最少数量为()。F=ABC⊕⊕，1个A×2个B×3个C√4个D×分析提示异或门只有2个输入端。将给定逻辑函数式变形：1)(CBACBAF1)(CBA共需3个异或门。第23页数字电子技术第3章组合逻辑电路单项选择题22、在设计8421BCD码的译码器时，可以做为无关项在设计中加以利用的伪码为0000~1111中16种状态的()。前6个A×后6个B√前3个和后3个C×中间6个D×分析提示8421BCD码的取值范围为0000~1001，是0000~1111中的前10个状态。因此，0000~1111中的后6个状态为伪码。第24页数字电子技术第3章组合逻辑电路单项选择题23、4选1数据选择器的地址输入为A1、A0，数据输入为D0、D1、D2、D3，若用他实现逻辑函数F=A+B，且A、B作地址输入量，则要求数据输入端D0D1D2D3为()。0111A√0001B×1111C×ⅩⅩⅩⅩD×分析提示将给定逻辑函数式变换成标准与或式，再变换成和数据选择器表达式一致的形式：BAABBABAF)()(ABBABA1110ABBABABA00D可确定出：，，，。11D13D12D第25页数字电子技术第3章组合逻辑电路单项选择题24、下列中规模组合逻辑器件中，能够将并行数据转换成串行数据的是()。数据比较器A×加法器B×译码器C×数据选择器D√分析提示数据选择器具有在地址输入量的控制下，从多个输入数据中选择一个做输出的功能。当按时序依次选择一个输入数据做输出时，即可实现将并行数据转换成串行数据。第26页数字电子技术第3章组合逻辑电路单项选择题25、若用4选1数据选择器通过两级选择方式构成16选1数据选择器，所用4选1数据选择器的个数为()。4个A×5个B√8个C×16个D×分析提示16选1数据选择器有16个数据输入端，用4个4选1数据选择器构成有16个数据输入端的第一级，再用1个4选1数据选择器构成对前4个数据选择器的输出进行选择的第二级。共用5个4选1数据选择器。第27页数字电子技术第3章组合逻辑电路单项选择题26、集成4位二进制数据比较器的比较输入为A3A2A1A0、B3B2B1B0，级联输入端（扩展端）接成(ab)=0、(a=b)=1、(ab)=0，当用于比较2个三位二进制数A2A1A0、B2B1B0的大小、相等关系时，应使比较器的A3、B3为()。A3=B3=0A×A3=B3=1B×A3=B3=ⅩC√A3=Ⅹ，B3=ⅩD×分析提示级联输入端