第7章-可编程逻辑器件及其应用综述

第7章可编程逻辑器件及其应用7.1概述7.2可编程逻辑器件的基本结构7.3可编程逻辑器件的开发软件MAXPLUSⅡ7.4可编程逻辑器件的设计前面章节介绍的通用型中、小规模数字集成器件用来实现一个复杂的数字系统时，需要较多的集成电路芯片及芯片连线，且功耗大，体积大，可靠性差。可编程逻辑器件较好地解决了这些问题，其应用越来越广泛，并成为代表当今电子产品设计变革的主流器件。本章首先介绍可编程逻辑器件概述和分类，以及可编程逻辑器件的基本结构，然后介绍ALTERA公司的可编程逻辑器件的开发软件MAXPLUSII、设计流程和应用实例。7.1概述数字系统的实现方法经历了由分立元件、SSI、MSI到LSI、VLSI以及UVISI的飞速发展过程。为了提高系统的可靠性与通用性，微处理器和专用集成电路(ASIC)逐渐取代了通用全硬件LSI电路。从逻辑功能的特点上可以将数字集成电路分为通用型或专用型两类。前面所介绍的中、小规模数字集成电路都属于通用型，具有很强的通用性。从理论上讲，可以用这些通用型中、小规模数字集成电路组成任意复杂的数字系统。但是由于它们的逻辑功能比较简单，并且固定不变，要实现一个复杂的数字系统时，需要较多的集成电路芯片及芯片连线，且功耗大，体积大，可靠性差。为了提高电路的可靠性，减小体积和功耗，出现了专用集成电路(ApplicationSpecificIntegratedCircuit，ASIC),它是为某种专门用途而设计的集成电路。使得设计或制造成本较高，而且设计和制造周期也较长。可编程逻辑器件(PLD)是20世纪70年代发展起来的新型逻辑器件，大致经历了从PROM、PLA、PAL、GAL、EPLD、FPGA、CPLD的发展过程，在结构、工艺、集成度、功能、速度和灵活性方面都有很大的改进和提高。它是作为一种通用型器件来生产的，然而它的逻辑功能又是由用户通过对器件编程来自行设定，可以实现在一片PLD芯片上数字系统的集成，而不必由芯片制造厂商去设计和制作专用集成芯片。PLD具有通用型器件批量大、成本低和专用型器件构成系统体积小，电路可靠的特点。可编程逻辑器件(PLD)被大量地应用在ASIC的制作中，尤其是FPGA/CPLD（现场可编程门阵列/复杂可编程逻辑器件）在EDA基础上的广泛应用，从某种意义上来说，是新的数字系统运转的物理机制又将回到原来的纯数字电路结构，是一种高层次的循环。特别是软/硬IP核产业的迅猛发展，嵌入式通用与标准FPGA/CPLD器件的出现，片上系统（SystemonChip）已近在咫尺。以大规模可编程集成电路为物质基础的EDA技术将打破软硬件之间的设计界限，使硬件系统软件化，给电子设计的技术和在系统构成的整体上将发生质的飞跃。可编程逻辑器件的出现，给数字系统的设计方法带来革命性的变化。使得电子系统的设计方法发生了质的变化。传统的“固定功能集成块+连线”的设计方法正逐步地退出历史舞台,而基于芯片的设计方法正在成为现代电子系统设计的主流。现在人们可以把数以亿计的晶体管，几万门、几十万门甚至几百万门的电路集成在一个芯片上。半导体集成电路也由早期的单元集成、部件电路集成发展到整机电路集成和系统电路集成。电子系统的设计方法也由过去的那种的“Bottomup”（自底向上）设计方法改变为一种新的“Topdown”（自顶向下）设计方法。通过定义器件内部的逻辑和输入、输出引出端，将原来由电路的印刷线路板设计（PCB）完成的大部分工作放在芯片设计中进行。减轻了电路图设计和印刷线路板设计的工作量和难度，并且改变了传统的数字系统设计方法，增强了设计的灵活性，提高了工作效率。它是大规模集成电路技术与计算机辅助设计（CAD）、计算机辅助生产（CAM）和计算机辅助测试（CAT）相结合的产物，是现代数字电子系统向超高集成度、超低功耗、超小型化和专用化方向发展的重要基础。7.2可编程逻辑器件的基本结构可编程逻辑器件经历了PAL、GAL、CPLD和FPGA几个发展阶段。半导体工艺已经由微米发展到深亚微米，集成度由最初的几十门发展到现在的几十万门，甚至上百万门。与此同时，器件的速度指标也在飞速提高，FPGA的门延时已小于3ns，CPLD器件的系统工作速度已达到180MHz以上。COMS工艺在速度上超过双极型工艺，成为可编程逻辑集成电路的主要工艺手段。7.2.1PLD的结构PLD基本结构如图7.1所示，它由输入缓冲电路、与阵列、或阵列及输出缓冲电路等4部分组成。其中“与阵列”和“或阵列”是PLD器件的主体，逻辑函数靠它们实现；输入缓冲电路主要用来对输入信号进行预处理和提供足够的驱动能力。PLD输出方式有多种，可以由或阵列直接输出（组合方式），也可以通过寄存器输出（时序方式）；图7.1PLD器件的基本结构框图输出可以是低电平或高电平有效；并且有内部通路将输出信号反馈到与阵列输入端。而新型的PLD器件则将输出电路做成宏单元（macrocell），使用户可以根据需要选择各种灵活的输出方式（组合方式、时序方式）。众所周知，任何组合逻辑电路均可化为“”式，从而用“与门或门”二级电路实现，而时序逻辑电路又都是由组合电路加上存储器（触发器）构成的，因此这种PLD结构对实现数字系统具有普遍的意义。1.PLD电路的逻辑符号表示可编程逻辑器件内部核心由与阵列和或阵列构成，为了描述PLD的内部电路结构和便于画图，采用目前国际、国内通行的画法。图7.2PLD输入缓冲电路图7.3与门表示法图7.4或门表示法图7.5PLD连接表示法2.“PLD器件中最基本的结构是“或”阵列，通过编程改变“与阵列”和“或阵列”的内部连接，就可以实现不同的逻辑功能。根据可编程情况可将PLD器件分为PROM、PLA、PAL、GAL等4种基本类型。3.逻辑宏单元PLD器件中的“与-或”阵列只能实现组合逻辑电路的功能，要实现时序逻辑功能则需要有包含触发器或寄存器的逻辑宏单元（OLMC）来实现，逻辑宏单元是高密度可编程逻辑器件中的一个非常重要的基本结构。如Lattice、Altera、Xilinx和AMD等公司在各自生产的PLD产品的宏单元设计上有着各自的特点。总的来看，逻辑宏单元结构具有以下几个方面的特点。（1）提供时序逻辑需要的触发器或寄存器，并且可以进行各种组态。（2）提供多种形式的I/O方式。（3）提供内部反馈信号，控制输出的逻辑极性。（4）分配控制信号，如寄存器的时钟和复位信号，三态门的输出使能信号。7.2.2复杂可编程逻辑器件的结构复杂可编程逻辑器件（CPLD）是从PAL、GAL发展起来的阵列型高密度PLD器件，它们大多采用COMSEPROM、EEPROM和快闪存储器等编程技术，因而具有高密度、高速度和低功耗等特点。目前主要的半导体器件公司在各自生产的高密度CPLD产品中，都有自己的特点，但是总体结构大致是相同的。其内部结构至少包含了3部分：可编程逻辑宏单元、可编程I/O单元和可编程连线阵列。7.2.3现场可编程门阵列的结构现场可编程门阵列（FPGA）是由掩膜可编程门阵列和可编程逻辑器件演变而来的，将它们的特性结合在一起，使得FPGA既有门阵列的高逻辑密度和通用性，又有可编程逻辑器件的用户可编程特性。按照逻辑功能块的大小不同，可将FPGA分为细粒度和粗粒度。7.3可编程逻辑器件的开发软件MAXPLUSⅡAltera公司的开发工具已经历了四代，从最初的基于DOS的A+PLUS，MAX+PLUS，又于1991年推出性能更加完善的基于Windows的开发工具MAX+PLUSⅡ。目前该公司又推出了它的第四代开发工具QuartusⅡ，它提供了为可编程片上系统（systemonaprogrammablechip，SOPC）设计的开发环境。随着器件结构、性能的不断发展和集成度的不断提高，Altera始终能够同步推出与之相适应的开发工具，以满足设计需要。7.3.1设计输入设计输入中的输入方式有3种：图形编辑、波形编辑和文本编辑。7.3.2项目编译项目编译是由MAX+PLUSⅡ中的编译器（Compiler）进行完成。它对设计文件进行逻辑综合，并产生编程文件（*.pof，*.sof）和仿真文件(*.snf)。7.3.3模拟仿真编译成功的设计并不一定完全正确，只有通过模拟仿真才能检查电路是否真正达到设计要求。模拟仿真过程包括仿真和定时分析，其作用是测试设计的内部定时，检验时序关系。可检查组合逻辑电路的竞争和冒险现象以及时序逻辑电路的时序、延时等指标。仿真和定时分析需要利用编译器产生的数据文件工作。7.3.4器件编程这部分工作要求设计者用编译后的目标文件，下载到Altera器件芯片中，制成ASIC。首先应安装好ByteBlaster下载电览线与计算机并行接口和目标实验板（含有Altera芯片）的连接。然后进行器件编程。7.4可编程逻辑器件的设计7.4.1可编程逻辑器件的设计方法传统的电子系统设计采用的是搭积木式的方法进行设计，即由器件搭成电路板，由电路板搭成电子系统。进入到20世纪90年代以后，电子设计自动化(EDA)技术的发展和普及给电子系统的设计带来了革命性的变化，特别是高速发展的CPLD/FPGA器件为EDA技术的不断进步奠定了坚实的物质基础，极大地改变了传统的数字系统设计方法、设计过程，乃至设计观念。利用EDA工具通过对可编程器件芯片的设计来实现系统功能，这种方法称为基于芯片的设计方法。它正在逐步地成为现代电子系统设计的主流。7.4.2可编程逻辑器件的设计流程可编程逻辑器件的设计是指利用开发软件和编程工具对可编程逻辑器件进行开发的过程。可编程逻辑器件设计流程如图7.22所示。包括设计输入、设计实现、器件编程和仿真等工作。图7.22可编程逻辑器件设计流