PCIe接口的设计与应用

PCIE接口的设计与应用主要内容PCIE概述PCIE与SRIO的比较C6000DSP的PCIE接口硬件设计PCIE地址空间的配置PCIE接口的初始化PCIE接口的数据传输及其带宽测试基于PCIE互联的系统实例1.PCIE概述PCIExpress,采用高速串行的物理层，沿用了现有的PCI编程概念及通讯标准，只需修改物理层而无须修改软件就可将现有PCI系统转换为PCIe。；1.PCIE概述PCIExpress与PCI2.3，PCI-X的比较：1.PCIE概述PCIExpress协议组成：会话层，数据交换层物理层1.PCIE概述物理层1x,2x,4x,8x,16x,32x，8B/10B编码每个1x为两对差分线，1收1发，全双工PCIe设备之间的链接将使用两设备中较少通道数的作为标准PCIe卡能在同一数据传输通道内传输包括中断在内的全部控制信息1.PCIE概述链路层交换层信息包（TransactionLayerPackets,TLPs），按32位循环冗余校验码CRC）进行数据保护；采用AckandNaksignaling协议的信息包：TLPs能通过LCRC校验和连续性校验的称为Ack（命令正确应答）；没有通过校验的称为Nak（没有应答）。数据链接层信息包（DataLinkLayerPacket,DLLP）两个互连设备的交换层之间的流控制信息和实现电源管理功能。1.PCIE概述交换层SplitTransactions&credit-basedflowcontrol1.PCIE概述基于PCIE互联的PC结构1.PCIE概述支持PCIE的器件处理器TI:C66XXilinx：V5，V6，SP6等；Freescale：PPCSwitchPLX:PEX8749,PEX8696,PEX8548等IDT：89H12NT12G2,89H48H12G2等1.PCIE概述支持PCIE接口的器件BridgePLX:PEX8112PCIetoPCIPEX8114PCIetoPCI-XUSB2380PCIetoUSBOXPCIe952PCIetoUARTsIDT：TSI721PCIE-SRIO主要内容PCIE概述PCIE与SRIO的比较C6000DSP的PCIE接口硬件设计PCIE地址空间的配置PCIE接口的初始化PCIE接口的数据传输及其带宽测试基于PCIE互联的系统实例2.PCIE与SRIO的比较（特点）2.PCIE与SRIO的比较（系统性能）2.PCIE与SRIO的比较（可扩展性1）2.PCIE与SRIO的比较（可扩展性2）2.PCIE与SRIO的比较（错误处理1）2.PCIE与SRIO的比较（错误处理2）主要内容PCIE概述PCIE与SRIO的比较C6000DSP的PCIE接口硬件设计PCIE地址空间的配置PCIE接口的初始化PCIE接口的数据传输及其带宽测试基于PCIE互联的系统实例3.C6000DSP的PCIe硬件接口设计C66xPCIe接口简介符合PCIE规范2.0标准；支持RootComplex(RC)andEndPoint(EP)两种模式支持Gen1(2.5Gbps)andGen2(5.0Gbps)；只能作为1个1x或者2x端口使用；支持32bits或者64bits地址空间；输出包最大有效字节数为128B，输入最大256B；3.C6000DSP的PCIe硬件接口设计C66XPCIe外设结构3.C6000DSP的PCIe硬件接口设计C66xPCIe管脚与互联3.C6000DSP的PCIe硬件接口设计基于PCIe互联的5C6678板卡256MBDDR3SDRAMTMS320C6678(@1GHz)TMS320C6678(@1GHz)TMS320C6678(@1GHz)256MBDDR3SDRAM256MBDDR3SDRAM256MBDDR3SDRAM16MBNORFlash16MBNORFlash16MBNORFlash16MBNORFlashEMIF16DDR3-800EMIF16EMIF16EMIF16SRIOSRIOSRIOSRIOHyperlink1x@3.125Gps1x@3.125Gps1x@3.125Gps1x@3.125GpsHyperlinkHyperlinkHyperlink4x@6.25Gbps4x@6.25GbpsPCIEPCIEPCIEPCIE2x@2.5Gbps2x@2.5GbpsEMACSwitchEMACSwitchEMACSwitchEMACSwitchFPGA1x@3.125GpsControlBusSRIO1x@3.125GpsTMS320C6678(@1GHz)TMS320C6678(@1GHz)EMACSwitchPCIE2x@2.5GbpsHyperlink256MBDDR3SDRAM16MBNORFlashEMIF16DDR3-800DDR3-800DDR3-800DDR3-800ConfigurationDSP1DSP2DSP3DSP4DSP5PowerClock主要内容PCIE概述PCIE与SRIO的比较C6000DSP的PCIE接口硬件设计PCIE地址空间的配置PCIE接口的初始化PCIE接口的数据传输及其带宽测试基于PCIE互联的系统实例4.PCIE地址空间的配置PCIe地址与DSP内部地址之间的转换4.PCIE地址空间的配置PCIe出口地址转换4.PCIE地址空间的配置PCIe出口地址转换举例4.PCIE地址空间的配置PCIe入口地址转换4.PCIE地址空间的配置PCIe入口地址转换举例主要内容PCIE概述PCIE与SRIO的比较C6000DSP的PCIE接口硬件设计PCIE地址空间的配置PCIE接口的初始化PCIE接口的数据传输及其带宽测试基于PCIE互联的系统实例5.PCIE接口的初始化见初始化程序6.PCIE接口的数据传输及其带宽测试主要内容PCIE概述PCIE与SRIO的比较C6000DSP的PCIE接口硬件设计PCIE地址空间的配置PCIE接口的初始化PCIE接口的数据传输及其带宽测试基于PCIE互联的系统实例8基于SRIO互联的系统实例图像处理子系统—实物照片8基于SRIO互联的系统实例图像处理子系统—原理框图256MBDDR3SDRAMTMS320C6678(@1GHz)TMS320C6678(@1GHz)TMS320C6678(@1GHz)256MBDDR3SDRAM256MBDDR3SDRAM256MBDDR3SDRAM16MBNORFlash16MBNORFlash16MBNORFlash16MBNORFlashEMIF16DDR3-800EMIF16EMIF16EMIF16SRIOSRIOSRIOSRIOHyperlink1x@3.125Gps1x@3.125Gps1x@3.125Gps1x@3.125GpsHyperlinkHyperlinkHyperlink4x@6.25Gbps4x@6.25GbpsPCIEPCIEPCIEPCIE2x@2.5Gbps2x@2.5GbpsEMACSwitchEMACSwitchEMACSwitchEMACSwitchFPGA1x@3.125GpsControlBusSRIO1x@3.125GpsTMS320C6678(@1GHz)TMS320C6678(@1GHz)EMACSwitchPCIE2x@2.5GbpsHyperlink256MBDDR3SDRAM16MBNORFlashEMIF16DDR3-800DDR3-800DDR3-800DDR3-800ConfigurationDSP1DSP2DSP3DSP4DSP5PowerClock预处理子系统—原理框图