数电基本复习题

一、选择题1.一位十六进制数可以用位二进制数来表示。A.１B.２C.４D.162.十进制数25用8421BCD码表示为。A.10101B.00100101C.100101D.101013.与十进制数（53.5）10等值的数或代码为。A.(01010011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)84.矩形脉冲信号的参数有。A.周期B.占空比C.脉宽D.扫描期5.与八进制数(47.3)8等值的数为：A.(100111.011)2B.(27.6)16C.(27.3)16D.(100111.11)26.以下表达式中符合逻辑运算法则的是。A.C·C=C2B.1+1=10C.01D.A+1=17.逻辑变量的取值１和０可以表示：。A.开关的闭合、断开B.电位的高、低C.真与假D.电流的有、无8.当逻辑函数有n个变量时，共有个变量取值组合？A.nB.2nC.n2D.2n9.逻辑函数的表示方法中具有唯一性的是。A.真值表B.表达式C.逻辑图D.卡诺图10.F=AB+BD+CDE+AD=。A.DBAB.DBA)(C.))((DBDAD.))((DBDA11.逻辑函数F=)(BAA=。A.BB.AC.BAD.BA12.A+BC=。A.A+BB.A+CC.（A+B）（A+C）D.B+C13.在何种输入情况下，“与非”运算的结果是逻辑0。A．全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是114.在何种输入情况下，“或非”运算的结果是逻辑0。A．全部输入是0B.全部输入是1C.任一输入为0，其他输入为1D.任一输入为115.以下电路中可以实现“线与”功能的有。A.与非门B.三态输出门C.集电极开路门D.漏极开路门16.以下电路中常用于总线应用的有。A.TSL门B.OC门C.漏极开路门D.CMOS与非门17.TTL电路在正逻辑系统中，以下各种输入中相当于输入逻辑“1”。A.悬空B.通过电阻2.7kΩ接电源C.通过电阻2.7kΩ接地D.通过电阻510Ω接地18.输出端可直接连在一起，实现“线与”逻辑功能的门电路是（）。A、与非门B、或非门C、OC门D、三态门19.若在编码器中有50个编码对象，则要求输出二进制代码位数为位。A.5B.6C.10D.5020.一个16选一的数据选择器，其地址输入（选择控制输入）端有个。A.1B.2C.4D.1621.四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y=。A.3XAAXAAXAAXAA01201101001B.001XAAC.101XAAD.3XAA0122.一个8选一数据选择器的数据输入端有个。A.1B.2C.3D.4E.823.在下列逻辑电路中，不是组合逻辑电路的有。A.译码器B.编码器C.全加器D.寄存器38.101键盘的编码器输出位二进制代码。A.2B.6C.7D.839.以下电路中，加以适当辅助门电路，适于实现单输出组合逻辑电路。A.二进制译码器B.数据选择器C.数值比较器D.七段显示译码器40.用四选一数据选择器实现函数Y=0101AAAA，应使。A.D0=D2=0，D1=D3=1B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1D.D0=D1=1，D2=D3=041.用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y=122AAA，应。A.用与非门，Y=765410YYYYYYB.用与门，Y=32YYC.用或门，Y=32YYD.用或门，Y=765410YYYYYY42.一个8-3线编码器当输入Y7Y6Y5Y4Y3Y2Y1Y0=10000000时，输出的代码是（）。A、000B、100C、111D、11043.N个触发器可以构成能寄存位二进制数码的寄存器。A.N-1B.NC.N+1D.2N44.一个触发器可记录一位二进制代码，它有个稳态。A.0B.1C.2D.3E.445.对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=。A.0B.1C.QD.Q46.对于T触发器，若原态Qn=1，欲使新态Qn+1=1，应使输入T=。A.0B.1C.QD.Q47.对于D触发器，欲使Qn+1=Qn，应使输入D=。A.0B.1C.QD.Q48.对于JK触发器，若J=K，则可完成触发器的逻辑功能。A.RSB.DC.TD.Tˊ49.欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端。A.J=K=0B.J=Q,K=QC.J=Q,K=QD.J=Q,K=0E.J=0,K=Q50.欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端。A.J=K=1B.J=Q,K=QC.J=Q,K=QD.J=Q,K=1E.J=1,K=Q51.欲使JK触发器按Qn+1=0工作，可使JK触发器的输入端。A.J=K=1B.J=Q,K=QC.J=Q,K=1D.J=0,K=1E.J=K=152.欲使JK触发器按Qn+1=1工作，可使JK触发器的输入端。A.J=K=1B.J=1,K=0C.J=K=QD.J=K=0E.J=Q,K=053.欲使D触发器按Qn+1=Qn工作，应使输入D=。A.0B.1C.QD.Q54.描述触发器的逻辑功能的方法有。A.状态转换真值表B.特性方程C.状态转换图D.状态转换卡诺图55.为实现将JK触发器转换为D触发器，应使。A.J=D,K=DB.K=D,J=DC.J=K=DD.J=K=D56.边沿式D触发器是一种稳态电路。A.无B.单C.双D.多57.把一个五进制计数器与一个四进制计数器串联可得到进制计数器。A.4B.5C.9D.2058.下列逻辑电路中为时序逻辑电路的是。A.变量译码器B.加法器C.数码寄存器D.数据选择器59.N个触发器可以构成最大计数长度（进制数）为的计数器。A.NB.2NC.N2D.2N60.N个触发器可以构成能寄存位二进制数码的寄存器。A.N-1B.NC.N+1D.2N61.同步时序电路和异步时序电路比较，其差异在于后者。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关62.一位8421BCD码计数器至少需要个触发器。A.3B.4C.5D.1063.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用级触发器。A.2B.3C.4D.864.8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。A.1B.2C.4D.865.某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移8位，完成该操作需要时间。A.10μSB.80μSC.100μSD.800ms66.若用JK触发器来实现特性方程为ABQAQn1n，则JK端的方程为。A.J=AB，K=BAB.J=AB，K=BAC.J=BA，K=ABD.J=BA，K=AB67.改变施密特触发器的回差电压而输入电压不变，触发器输出电压变化的是（）A．幅度B．脉冲宽度C．频率D．相位68.由555定时器构成的施密特触发器，当VCC=12V且没有外接控制电压时，VVV,,的值分别为（）。A、12V，8V，4VB、12V，6V，3VC、8V，4V，2VD、8V，4V，4V填空题1.（10110010.1011）2=()8=()162.(35.4)8=（）2=()10=()16=()8421BCD3.(39.75)10=（）2=()8=()164.(5E.C)16=（）2=()8=()10=()8421BCD5.(01111000)8421BCD=（）2=()8=()10=()166.逻辑代数又称为代数。最基本的逻辑关系有、、三种。7.用的几种导出的逻辑运算为、、、、。8.逻辑函数F=A+B+CD的反函数F=。9.逻辑函数F=ABCD+A+B+C+D=。10.逻辑函数F=ABBABABA=。11.集电极开路门的英文缩写为OC门，工作时必须外加电源和负。12.OC门称为集电极开路门门，多个OC门输出端并联到一起可实现线与功能。13.如右图所示TTL电路中，F=。FABK1014.半导体数码显示器的内部接法有两种形式：共接法和共接法。15.对于共阳接法的发光二极管数码显示器，应采用电平驱动的七段显示译码器。16.触发器有2个稳态，存储8位二进制信息要8个触发器。17.触发器有两个互补的输出端Q、Q，定义触发器的1状态为Q=1，0状态为Q=0，可见触发器的状态指的是Q端的状态。18.寄存器按照功能不同可分为两类：寄存器和寄存器。19.数字电路按照是否有记忆功能通常可分为两类：、。20.时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。21.四位同步二进制加法器计数器为初态Q3Q2Q1Q0=0101，经过13个CP时钟脉冲后，它的状态为Q3Q2Q1Q0=。22.多谐振荡器电路没有（），电路不停地在两个（）之间转换，因此又称（）23.在触发脉冲作用下，单稳态触发器从（）转换到（）后，依靠自身电容的放电作用，又能自行回到（）。24.获得矩形脉冲的方法通常有两种：一种是（）；另一种是（）。25.触发器有（）个稳定状态，分别是（）和（）。26.单稳态触发器有（）个稳定状态。27.多谐振荡器有（）个稳定状态。28.多谐振荡器（）（需要，不需要）外加触发脉冲的作用。29.多谐振荡器的两个暂稳态之间的转换是通过（）来实现的。30.555定时器的5脚悬空时，电路内部比较器C1、C2的基准电压分别是（）和（）。31.当555定时器的3脚输出高电平时，电路内部放电三极管T处于（）（导通，截止）状态。3脚输出低电平时，三极管T处于（）（导通，截止）状态。32.555定时器构成单稳态触发器时，稳定状态为（）（1，0），暂稳状态为（）（1，0）。33.555定时器可以配置成三种不同的应用电路，它们是（）。34.555定时器构成多谐振荡器时，电容电压uC将在（）和（）之间变化。四．分析与设计题1.写出Y1、Y2的逻辑表达式，出真值表ABC1Y2Y图22.设计3变量的多数表决电路，当输入变量A、B、C有2个或2个以上为1时输出为1，输入为其它状态时输出为0。要求：（1）、列出真值表；（2）、写出输出逻辑函数式；（3）、用3-8译码器或者74LS153实现之（芯片74LS138、74LS153如下图3所示）3.图4是用CMOS边沿触发器和或非门组成的脉冲分频电路。画出在一系列CP脉冲作用下Q1、Q2和Z端对应的输出电压波形。并分别说明Q1、Q2各为几分频输出。设各触发器的初始状态皆为Q=0。CPQ1Q2Z.图44.分析下图5所示电路，写出分析过程，画出状态图。图55.74LS161为四位同步二进制计数器，其功能如下表1所示）表1CPDRDLEPET工作状态X0XXX置010XX预置数X1101保持X11X0保持（但C=0）1111计数1）试根据上表详细说明74LS161的功能2）分析下图6所示电路，说明它是几进制计数器？简述理由。3）如要改为58进制计数器，如何改动电路？图66.分析如图7所示电路的逻辑功能，分别写出电路的驱动方程，状态方程和输出方程，并写出电路状态转换表？7.卡诺图化简逻辑函数：),,(),,(731mmmCBAY，给定约束条件为052mm图7