PCB层叠设计基本原则

PCB层叠设计基本原则一博编者按：PCB层叠方案需要考虑的因素众多，作为CAD工程师，他往往关注的是尽可能多一些布线层，以达到后期布线的便利，当然，信号质量、EMC问题也是CAD工程师关注的重点；而对于成本工程师而言，他的想法是：能不能再少2层？对于PCB生产商而言：层叠结构是否对称则是其关注重点。一个高明的CAD工程师需要做的是：如何综合考虑各方意见，达到最佳结合点。以下为EDADOC专家根据个人在通讯产品PCB设计的多年经验，所总结出来的层叠设计参考，与大家共享。PCB层叠设计基本原则CAD工程师在完成布局（或预布局）后，重点对本板的布线瓶径处进行分析，再结合EDA软件关于布线密度（PIN/RAT）的报告参数、综合本板诸如差分线、敏感信号线、特殊拓扑结构等有特殊布线要求的信号数量、种类确定布线层数；再根据单板的电源、地的种类、分布、有特殊布线需求的信号层数，综合单板的性能指标要求与成本承受能力，确定单板的电源、地的层数以及它们与信号层的相对排布位置。单板层的排布一般原则：A）与元件面相邻的层为地平面，提供器件屏蔽层以及为顶层布线提供回流平面；B）所有信号层尽可能与地平面相邻（确保关键信号层与地平面相邻）；C）主电源尽可能与其对应地相邻；D）尽量避免两信号层直接相邻；E）兼顾层压结构对称。具体PCB的层的设置时，要对以上原则进行灵活掌握，根据实际单板的需求，确定层的排布，切忌生搬硬套。以下给出常见单板的层排布推荐方案，供大家参考（不限于这些，可根据实际情况衍生多种组合）PCB载流能力计算载流能力的计算一直缺乏权威的技术方法、公式，经验丰富CAD工程师依靠个人经验能作出较准确的判断。但是对于CAD新手，不可谓遇上一道难题。PCB的载流能力取决与以下因素：线宽、线厚（铜箔厚度）、容许温升。大家都知道，PCB走线越宽，载流能力越大。在此，请告诉我：假设在同等条件下，10MIL的走线能承受1A，那么50MIL的走线能承受多大电流，是5A吗？答案自然是否定的。请看以下来自国际权威机构提供的数据：线宽的单位是：Inch数据来源：MIL-STD-275PrintedWiringforElectronicEquipmentPCB中的传输线理论板上的信号传输速率越来越高，PCB走线已经表现出传输线的性质.在集总电路中视为短路线的连线上，在同一时刻的不同位置的电流电压已经不同，所以集总参数在这时已经不起作用了，必须采用分布参数传输线理论来处理(注：如果线长度大于信号传输有效长度的1/6(1/4)，那么我们就看做是一个分布式系统）。传输线的模型可以用图1表示：单根传输线模型如果是理想的无损传输线，这没有G和R。当然这也在现实中不存在的理想状况。所以，我们以下的考虑都是有损传输线。对于图传输线的性质可以用电报方程来表达,电报方程如下：dU/dz=(R+jwL)IdI/dz=(G+jwC)U电报方程的解为：通解中的由于R,G远小于jwL、jwC，所以通常所说的阻抗是指：从通解中可以看到传输线上的任意一点的电压和电流都是入射波和反射波的叠加，传输因此传输线上任意一点的输入阻抗值都是时间、位置、终端匹配的函数，再使用输入阻抗来研究传输线已经失去意义了，所以引入了特征阻抗、行波系数、反射系数的概念描述传输线。特征阻抗的物理意义就是：入射波的电压和入射波的电流的比值，或反射波的电压和反射波电流的比值。电磁波在介质的中的传输速度只与介质的介电常数或等效介电常数有关。根据经验：FR4内层带状线的传输速度为180ps/inch，表层微带线的传输速度为140~180ps/inch。PCB常见的传输线主要有以下几种：1.1.1微带线（Microstrip)式中:w－－导线宽度t－－导线厚度h－－介质厚度适用范围：w/h的比值在0.1~1.0之间；相对介电常数在1~15之间；地线宽度大于信号线宽度7倍以上。1.1.2嵌入式微带线（EmbeddedMicrostrip)式中：w－－导线宽度t－－导线厚度h－－介质厚度适用范围：w/h的比值在0.1~1.0之间；相对介电常数在1~15之间；地线宽度大于信号线宽度7倍以上。1.1.3差分线(DifferentialPair)式中：w－－导线宽度t－－导线厚度h－－介质厚度s－－导线边缘间距适用范围：w/h的比值在0.1~1.0之间；相对介电常数在1~15之间；地线宽度大于信号线宽度7倍以上；s小于100mil。1.1.4标准带状线(Stripline)式中：w－－导线宽度t－－导线厚度h－－介质厚度适用范围：w/h0.35；相对介电常数在1~15之间；地线宽度大于信号线宽度倍以上。1.1.5带状差分线(Edeg-coupledSymmetricalStripline)式中：w－－导线宽度t－－导线厚度h－－介质厚度s－－导线边缘间距适用范围：w/h0.35；相对介电常数在1~15之间；地线宽度大于信号线宽度7倍以上；s小于100mil。1.1.6不对称差分线(AsymmetricStripline)式中：w－－导线宽度t－－导线厚度h、h1－－导线两边到地平面的厚度适用范围：相对介电常数在1~15之间地线宽度大于信号线宽度7倍以上需要注意的是，以上这些公式只是可以用来近似估算传输线的阻抗，而且当特征阻抗在50欧姆左右时吻合较好（总误差小于5％），但当阻抗值偏离50欧姆较远时，误差就比较大，因此经验公式只能作为一种粗略的估算手段，如果需要精确计算阻抗，可以借助相关的EDA软件。现在的CITS27等阻抗计算工具可以方便的计算出你要求的阻抗。阻抗控制阻抗合理的控制是高速设计中的基本条件。阻抗匹配不但可以消除信号的反射，还可以降低串扰、EMI问题的发生。而阻抗匹配的前提是良好的阻抗控制。走线类型、介质厚度、线宽、线间距、介质材料等都对阻抗有贡献，需要综合考虑这些影响。要做好阻抗控制首先要了解PCB厂家的板材情况，然后根据PCB的层压结构确定线宽、介质厚度等。可以在设计之前和PCB加工厂家进行沟通。我们提出要求，让厂家根据他们的加工条件给出阻抗控制方案。关注高速PCB设计一博摘要：半导体芯片技术飞速发展，Internet深入千家万户，人们对高质量实时处理的要求越来越苛刻，这些都导致高速PCB的应用日益普及。本文探讨高速PCB设计中的有关问题和技术，提供相关的信息帮助设计工程师选择合适的手段和设计技术，确保高速PCB的成功实现。关键词：EDA；信号完整性；EMI/EMC；阻抗匹配；阻抗控制；设计空间探测目录高速PCB设计中的问题高速PCB设计策略高速PCB设计方法选择合适的传输线描述和分析方法高速PCB设计技术终端匹配技术（SCRATCHPAD）阻抗控制技术设计空间探测技术关注高速PCB的芯片设计技术板级、系统级EMC设计技术建立企业内部的SI部门高速PCB设计中的问题美国一家著名的影象探测系统制造商的电路板设计师们最近碰到一件奇特的事：一个7年前就已经成功设计、制造并且上市的产品，一直以来都能够非常稳定可靠地工作，而最近从生产线上下线的产品却出现了问题，产品不能正常运行。这是一个20MHz的系统设计，似乎无需考虑高速设计方面的问题，没有任何的设计修改，采用的元器件型号同原始设计的要求一致。系统缘何失效？这让设计工程师们觉得十分困惑：没有任何的设计修改，生产制造基于原始设计中一致的电子元器件。唯一的区别是由于今天不断进步的IC制造技术，所以新采购的电子元器件实现了小型化也更加快速。新的器件工艺技术使得新近生产的每一个芯片都成为高速器件，正是这些高速器件应用中的信号完整性问题导致了系统的失效。随着IC输出开关速度的提高，信号的上升和下降时间迅速缩减，不论信号频率如何，系统都将成为高速系统并且会出现各种各样的信号完整性方面的问题。高速PCB（印制电路板）方面的问题突出体现为以下的类型：1)时序问题总是第一位的，工作频率的提高和信号上午/下降时间的缩短，首先会使设计系统的时序余量缩小甚至出现时序方面的问题。2)传输线效应导致的信号震荡、过冲和下冲都会对设计系统的故障容限、噪声容限以及单调性造成很大的威胁。3)信号沿时间下降到1ns以后，信号之间的串扰就成为很重要的一个问题。4)当信号沿的时间接近0.5ns时电源系统的稳定性问题和电磁干扰（EMI）问题也变得十分关键。高速PCB设计策略目前高速PCB的设计在通信、计算机、图形图像处理等领域应用广泛。而在这些领域工程师们用的高速PCB设计策略也不一样。在电信领域，设计非常复杂，在数据、语音和图像的传输应用中传输速度已经远远高于500Mbps，在通信领域人们追求的是更快地推出更高性能的产品，而成本并不是第一位的。他们会使用更多的板层、足够的电源层和地层、在任何可能出现高速问题的信号线上都会使用分立元器件来实现匹配。他们有SI（信号完整性）和EMC（电磁兼容）专家来进行布线前的仿真和分析，每一个设计工程师都遵循企业内部严格的设计规定。所以通信领域的设计工程师通常采用这种过度设计的高速PCB设计策略。家用计算机领域的主板设计是另一个极端，成本和实效性高于一切，设计师们总是采用最快、最好、最高性能的CPU芯片、存储器技术和图形处理模块来组成日益复杂的计算机。而家用计算机主板通常都是4层板，一些高速PCB设计技术很难应用到这一领域，所以家用计算机领域的工程师通常都采用过度研究的方法来设计高速PCB板，他们要充分研究设计的具体情况解决那些真正存在的高速电路问题。而通常的高速PCB设计情况可能又不一样。高速PCB中关键元器件（CPU、DSP、FPGA、行业专用芯片等）厂商会提供有关芯片的设计资料，这些设计资料通常以参考设计和设计指南的方式给出。然而这里存在两个问题：首先器件厂商对于信号完整性的了解和应用也存在一个过程，而系统设计工程师总是希望在第一时间使用最新型的高性能芯片，这样器件厂商给出的设计指南可能并不成熟。所以有的器件厂商不同时期会给出多个版本的设计指南。其次，器件厂商给出的设计约束条件通常都是非常苛刻的，对设计工程师来说要满足所有的设计规则可能非常困难。而在缺乏仿真分析工具和对这些约束规则的背景不了解的情况下，满足所有的约束条件就是唯一的高速PCB设计手段，这样的设计策略通常称之为过度约束。有文章提到，一个背板设计采用表面贴装的电阻来实现终端匹配。电路板上使用了200多个这样的匹配电阻。试想如果要设计10个原型样板通过改变这200个电阻确保最佳的终端匹配效果，这将是巨大的工作量。而在此设计中没有任何一个电阻值的改变得益于SI软件的分析结果，这的确令人吃惊。所以需要在原有的设计流程中加入高速PCB的设计仿真和分析，使之成为完整的产品设计和开发中一个不可或缺的部分。高速PCB设计方法高速PCB的设计要求全员参与，设计仿真和分析要贯穿产品的设计过程：系统设计工程师在考虑系统的体系结构、模块划分地要充分考虑信号的噪声容限、时序余量、EMC以及电源等诸多高速PCB和系统方面的问题；电路设计工程师可以考察和优化元器件选择、拓扑结构、匹配方案、匹配元器件的值，并最终开发出确保信号完整性的PCB布局布线规则；FPGA和ASIC设计工程师也必须将芯片同高速系统进行统一的考虑，它们不再独立工作；PCB工程师依据设计规则完成PCB的布局和布线；SI工程师主要负责板级和系统级的分析和验证，以及单板的EMC分析和地弹分析。甚至元器件采购部门也应将元器件模型的获取提到议事日程上来。目前有许多EDA工具支持高速PCB的设计和分析。首先是布局布线后的分析和验证，这是一个必不可少的过程，应该选择高性能的“Sign-Off”仿真工具确保PCB的质量。其次是高速PCB的设计和前期的规划探测工具，设计工程师应该主要集中在这一阶段，借助这些工具来分析可行的高速解决方案并且以设