时序逻辑电路(2)

清华大学电机系唐庆玉编1997年10月18日此课件系清华大学电机系唐庆玉于1997年制作，如发现有人剽窃必究法律责任！千岛湖风光千岛湖画面属唐庆玉个人创作，青山緑水蓝天白云，剽窃必究时序逻辑电路计数器JK触发器清华大学电机系电工学教研室唐庆玉编第19章目录19.1触发器19.1.1锁存器19.1.2D触发器19.1.3JK触发器19.2寄存器19.2.1并行数码寄存器19.2.2串行移位寄存器19.2.3集成电路移位寄存器19.3计数器19.3.1二进制加法计数器19.3.2十进制加法计数器19.3.3任意进制计数器19.3.3集成电路计数器19.3.3计数器应用举例1.边沿触发J-K触发器—类型及符号有2种类型:CP上升沿触发CP下降沿触发19.1.3J-K触发器QQRDSDJKCPQQRDSDJKCP边沿触发的J-K触发器(续)QQRDSDJKCPRD复位端SD置位端RD=0,SD=1时Q=0RD=1,SD=0时Q=1正常工作时RD=1,SD=1CP下降沿触发的J-K触发器的RD、SD功能相同RD、SD端功能J、K控制端的功能CP上升沿触发边沿触发的J-K触发器(续)JKCPQn+1说明00Qn保持010清0101置111Qn翻转0,1QnCP下降沿触发的J-K触发器J、K功能相同，只是在CP下降沿触发QQRDSDJKCP边沿触发的J-K触发器的特性方程（特征方程）JKCPQn+1说明00Qn保持010清0101置111Qn翻转0,1QnQQRDSDJKCPnnnQKQJQ1特性方程用J-K触发器构成2分频器CP10CPQQ当JK=11时，在CP上升沿翻转fQ=fCP/2QQRDSDJKCPRDSD,JK甩空或通过4.7k的电阻接高电平CPQ2CP2个2分频器级联组成4分频器f2Q=fCP/42Q1QCP2Q4QQRDSDJKCPQQRDSDJKCP10CPQQ当JK=11时，在CP下降沿翻转用CP下降沿触发的J-K触发器构成2分频器CPQQRDSDJKCP2.主从型J-K触发器符号在CP高电平时,接收J、K信息,Q不变化在CP下降沿时,根据接收到的J、K信息，Q变化JKQn+100Qn01010111QnCPQQRDSDJKCP使用主从型JK触发器的注意事项若JK变化，要在CP的上升沿之前变化完毕，在CP高电平时，要使JK保持不变。否则，Q的变化要根据具体情况分析。QQRDSDJKCP例题见例19.7JK变化的区间主从型J－K触发器工作波形图举例JKQn+100Qn01010111Qn0CPJKQ置1清0翻转翻转CP接收JK信号Q状态转变有多个J、K控制端的J-K触发器J=J1•J2K=K1•K2QQRSJ1K1CPJ2K2&&JK触发器课堂练习题目:时钟CP及输入信号D的波形如图所示,试画出各触发器输出端Q的波形,设各输出端Q的初始状态=0.JKQ1DCPQ2JKQ1DCPQ3触发器课堂练习(续)JKQ1DCPQ2CPDQ2(J)KQ3JKQ1DCPQ3边沿触发J-K触发器主从型J-K触发器J=0、K=1时，CPQ=0J=1、K=0时，CPQ=119.3计数器19.3.1二进制计数器二进制数:用0和1两个数字表示,加1计数,逢2进10000+)10001+)10010第0位的1相当于十进制的1第1位的1相当于十进制的2二进制数4位二进制数:Q3Q2Q1Q0位数:3210权重:2232120284218421码相当于十进制数:8Q3+4Q2+2Q1+1Q04位二进制加法计数器状态转换表CPQ3Q2Q1Q0000001000120010300114010050101601107011181000要求:每来一个CP,计数器加1CPQ3Q2Q1Q0910011010101110111211001311011411101511111600001.异步二进制加法计数器用触发器组成计数器QQRSJKJKQn+100Qn01010111QnCP上升沿触发例:用边沿触发J-K触发器组成异步二进制加法计数器由JK=11控制触发器翻转计数用4个维—阻型J-K触发器组成4位异步二进制加法计数器清0脉冲进位脉冲Q0Q1Q2Q3CP计数脉冲QQRSJKQQRSJKQQRSJKQQRSJKRQ0的上升沿Q1翻转Q1的上升沿Q2翻转Q2的上升沿Q3翻转CP的上升沿Q0翻转4位异步二进制加法计数器时序图12345678910111213141516CPQ0Q1Q2Q3000010001000100011110000异步:各触发器不同时翻转,从低位到高位依次翻转CP的上升沿Q0翻转Q0的上升沿Q1翻转Q1的上升沿Q2翻转Q2的上升沿Q3翻转计数器可以作为分频器若CP的频率是8000Hz，Q0、Q1、Q2、Q3的频率各是多少？4位异步二进制加法计数器状态转换表CPQ3Q2Q1Q0000001000120010300114010050101601107011181000CPQ3Q2Q1Q091001101010111011121100131101141110151111160000每16个CP循环一周2.同步二进制加法计数器同步:每个触发器都用同一个CP触发，要翻转时同时翻转设计方法:用低位的Q控制高位的J、K，决定其翻转还是不翻转。JK＝00时，不翻转(保持原状)JK＝11时，翻转JKQn+100Qn01010111QnJ-K触发器真值表分析状态转换表，找出控制规律：CPQ3Q2Q1Q0000001000120010300114010050101601107011181000(1)Q0的翻转：每来一个CP，Q0翻转一次(2)Q1的翻转:Q0=1时,再来一个CP,Q1翻转一次(3)Q2的翻转:Q1Q0=11时,再来一个CP,Q2翻转一次(4)Q3的翻转:Q2Q1Q0=111时,再来一个CP,Q3翻转一次CPQ3Q2Q1Q091001101010111011121100131101141110151111160000同步二进制加法计数器设计用维—阻型J-K触发器(1)Q0的翻转：每来一个CP，Q0翻转一次CP(2)Q1的翻转:Q0=1时,再来一个CP,Q1翻转一次(3)Q2的翻转:Q1Q0=11时,再来一个CP,Q2翻转一次&Q1Q0Q0Q1Q2Q3JK=11J,K=Q0J,K=(Q1•Q0)(4)Q3的翻转:Q2Q1Q0=111时,再来一个CP,Q3翻转一次&Q2Q1Q0QQRSJKQQRSJKQQRSJKQQRSJKR清0脉冲J,K=(Q2•Q1•Q0)同步二进制加法计数器同步二进制加法计数器的波形图与异步二进制加法计数器的画法相同,状态转换表也相同，但是...CP&Q1Q0Q0Q1Q2Q3&Q2Q1Q0QQRSJKQQRSJKQQRSJKQQRSJKR清0脉冲4位同步二进制加法计数器时序图12345678910111213141516CPQ0Q1Q2Q3000010001000100011110000同步计数器各触发器在同一时刻翻转而异步计数器各触发器翻转时刻不同,低位的领先,高位的迟后,延迟时间为纳秒(ns)级十进制数用0~9十个数字表示,而数字电路中使用二进制,所以须用二进制数给十进制数编码19.3.2十进制计数器编码方法:用4位二进制数表示1位十进制数,称为二—十进制编码,又称BCD码(BCD—BinaryCodedDecimal)二进制数用8421码十进制数:用0~9共十个数字表示所以,用十个4位二进制数表示0~9CPQ3Q2Q1Q0101010111011121100131101141110151111CPQ3Q2Q1Q000000100012001030011401005010160110701118100091001十进制数的编码方法异步十进制加法计数器设计(用下降沿触发的J-K触发器实现)JKQn+100Qn01010111Qn在CP时,根据JK状态Q变化QQRDSDJKCP异步十进制加法计数器设计(用下降沿触发的维—阻型J-K触发器)CPQ3Q2Q1Q000000100012001030011401005010160110701118100091001分析状态转换表,找出JK控制规律:(1)CP时,Q0翻转,JK=11(2)Q0时,Q1翻转(3)Q1时,Q2翻转,JK=111010100000(5)当Q3=1(Q3=0)且Q0时,将Q1清0(4)Q0时,Q3翻转,且Q2Q1=11时,Q3由0翻转成1Q2Q1=00时,Q3被清成0(1)CP时,Q0翻转,JK=11异步十进制加法计数器设计(用下降沿触发的维—阻型J-K触发器)CPQ0Q1Q2Q3(2)Q0时,Q1翻转(3)Q1时,Q2翻转,JK=11&(4)Q0时,Q3翻转,且Q2Q1=11时,Q3由0翻转成1Q2Q1=00时,Q3被清成0(5)当Q3=1(Q3=0)且Q0时,将Q1清0QQRSJKQQRSJKQQRSJKQQRSJKR异步十进制加法计数器(用下降沿触发的维—阻型J-K触发器)时序图12345678910CPQ0Q1Q2Q300001000100010001001000011000010101010101110十进制加法计数器CPQ3Q2Q1Q000000100012001030011401005010160110701118100091001100000每10个CP循环一周状态转换表状态转换图0000001100010010010001010110011110001001有效循环判断计数器能否自启动上电后，计数器若没有清0，而是从一个随机状态开始计数，计数器能否进入有效循环其它6个状态：1010，1011，1100，1101，1110，1111判断计数器能否自启动设上电后初始状态为11110000经过一个CP后CPQ0Q1Q2Q3&QQRSJKQQRSJKQQRSJKQQRSJK判断计数器能否自启动状态转换图0000001100010010010001010110011110001001有效循环111110111110110110101010RQQRSJKQQRSJKQQRSJKQQRSJKCPQ0Q1Q2Q3&异步十进制加法计数器2个十进制计数器组成1个100进制计数器Q3Q2Q1Q0CPR异步十进制加法计数器Q3Q2Q1Q0CPR异步十进制加法计数器Q3Q2Q1Q0CPR异步十进制加法计数器CP进位脉冲个位数十位数CLR个位的Q3由1变成0时，向十位数送一个进位脉冲，使十位数计一个数，同时个位数全变成000019.3.3任意进制计数器&将十进制计数器改为6进制计数器CPQ0Q1Q2Q3&QQRSJKQQRSJKQQRSJKQQRSJKR0000001100010010010001016个CP循环一周反馈清0法计数到0110时就立即清0如何改为9进制计数器？0110出现一瞬间19.3.4数字集成电路计数器常用数字集成电路计数器芯片举例:74LS1604位同步十进制加法计数器，直接清除74LS1614位同步二进制加法计数器，直接清除74LS1624位同步十进制加法计数器，同步清除74LS1634位同步二进制加法计数器，同步清除74LS1904位同步十进制加/减法计数器74LS1914位同步二进制加/减法计数器74LS1924位同步十进制加/减法计数器，带清除74LS1934位同步二进制加/减法计数器，带清除1.集成计数器74LS290(国产T4290)(1)74LS290的逻辑结构及功能－2分频和5分频的十进制计数器52&&CP0CP1S9(1)S9(2)R0(2)R0(1)Q3Q0Q2Q1时钟输出控制信号(下降沿触发)一位二进制计数器三位五进制计数器74LS290的功能（计数功能）2分频器(二进制计数器)(五进制计数器)5分频器CP0Q0n+1Q0nCP1Q3Q2Q100001001201030114100500052&&CP0CP1S9(1)R0(2)R0(1)Q3Q0Q2Q1S9(2)S9(2)52&&CP0CP1S9(1)