数字式电容测试仪设计

数字式电容测试仪设计摘要：由于单稳态触发器的脉冲宽度tw与电容C成正比，把电容C转换成脉冲宽度为tw的矩形脉冲，然后将其作为闸门信号控制计数器计标准频率脉冲的个数，并送锁存—译码—显示系统就可测得电容的数值。时钟脉冲可由555构成的多谐振荡器提供。如果时钟脉冲的各参数合适，数码管显示的数字N便是待测电容Cx的值。本文介绍了根据单稳态触发器测量电容值，利用闸门信号控制计算机频率脉冲的个数，锁存—译码—显示系统就可测得电容的数值。SimpledigitalcapacitancetesterABSTRACT:DuetothepulsewidthofmonostabletriggertwisproportionaltothecapacitanceC,thecapacitanceCisconvertedintopulsewidthfortwrectangularpulse,andthenuseitasagatesignalcontrolcountermeterstandardfrequencypulsenumber,andsendlatch-decoding-displaysystemcanbemeasured,thevalueofcapacitance.Clockpulsemultivibratorcomposedof555available.Iftheparametersoftheclockpulse,thedigitaltubedisplaydigitalistomeasurethevalueofthecapacitorCxN.KEYWORDS:Standardcapacitancetester,gatesignal,frequencypulsemultivibrator555,74160,monostableoscillatorcounter简易数字式电容测试仪设计1设计要求数字式电容测量仪的作用是以十进制数码的方式来显示被测电容的值，从而判断电容器质量的优劣及电容参数。由给出的指标设计，它的设计要点可分为俩部分：一部分是LED显示，另一部分就是要将Cx值进行转换。2确定原始系统2.1选择结构参数把电容量通过电路转换成电压量，然后把电压量经模数转换成数字量进行显示。可由555集成定时器构成单稳态触发器、多谐振荡器等电路，当单稳态触发器输出电压的脉宽为：tw=RC㏑3≈1.1RC。从式中可以看出，当R固定时，改变电容C则输出脉宽tw跟着改变，由tw的宽度就可以求出电容的大小。把单稳态触发器的输出电压Vo取平均值，由于电容量的不同，tw的宽度也不同，则Vo的平均值也不同，由Vo的平均值大小可以得到电容C的大小。如果把平均值送到A／D转换器，经显示器显示的数据就是电容的大小。但是我们对A／D转换器的掌握程度还不够充分，设计有一些困难。3方案的选择像测量R一样，测量电容C的最经典方法是电桥法，如图1所示。只是电容C要用交流电桥测量。电桥的平衡条件是：Z1*Zn*exp[j（φ1+φn）]=Z2*Zx*exp[j（φ2+φx）]图（1）3方案论证（1）设计总体框图（2）555定时器555电路符号如图3所示，如图4为555等效功能框图中包含两个COMS电压比较器C1和C2，一个RS触发器，一个反相器，一个P沟道MOS场效应管构成的放电开关SW，三个组织相等的分压电阻网络，以及输出缓冲级。三个电阻组成的分压网络为上比较器C1和下比较器C2，它们分别提供2Vcc／3和Vcc／3的偏置电压。8436215uO555uI2uI6UCCRD7(3)555定时器输出与输入的关系也可用功能表来描述，如表所示RdUi6Ui2U0T的工作状态0××0导通1＜2Vcc／3＜Vcc／31截止1＜2Vcc／3＞Vcc／3不变不变1＞2Vcc／3＞Vcc／30导通由上表可知：2.2.1当输入电压Ui6＜2Vcc／3时，Ui2从＜Vcc／3变化到＞Vcc／3时，电压比较器C1反相输入端的输入电压小于参考电压，电压比较器C1的输出电压为高电平信号“1”，RS触发器处在保持的状态，保持Ui6＜2Vcc／3，Ui2＜Vcc／3时的输出状态，输出电压U0等于1。2.2.2当输入电压Ui2＞Vcc／3时，Ui6从＞2Vcc／3变化到＜2Vcc／3时，电压比较器C2同相输入端的输入电压大于参考电压，电压比较器C2的输出电压为高电平信号“1”，RS触发器处在保持的状态，保持Ui6＞2Vcc／3，Ui2＞Vcc／3时的输出状态，输出电压U0等于0。2.2.3当输入电压Ui6＞2Vcc／3，Ui2＞Vcc／3时，电压比较器C1反相输入端的输入电压大于参考电压，相当于在电压比较器C1的反相输入端输入一个正极性的信号，电压比较器C1的输出电压为负极性的信号，即低电平信号“0”，RS触发器被复位，输出电压U0等于0。(4)占空比可调的多谐振荡器电路在图7所示电路中，由于电容C的充电时间常数τ1=（R1+R2）C，放电时间常数τ2=R2C，所以T1总是大于T2，vO的波形不仅不可能对称，而且占空比q不易调节。利用半导体二极管的单向导电特性，把电容C充电和放电回路隔离开来，再加上一个电位器，便可构成占空比可调的多谐振荡器，如图7所示由于二极管的引导作用，电容C的充电时间常数τ1=R1C，放电时间常数τ2=R2C。通过与上面相同的分析计算过程可得：T1=0.7R1CT2=0.7R2C占空比为：21121121117.07.07.0RRRCRCRCRTTTTTq4位集成寄存器74LS175图9所示是由D触发器组成的4位集成寄存器74LS175的逻辑电路图。其中，Rd是异步清零控制端。D0—D3是并行数据输入端，CP为时钟脉冲端，Q0—Q3是并行数据输出端。图（9）４位集成寄存器74LS175（图7）μFvI18CC31V5550.015CROD427VvI26vCCC1vCDD121R2R11D4DCPRD1DC1RQQ1Q1Q1DC1RQQ1DC1RQQ1DC1RQQ2Q2Q3Q3Q4Q4Q12D3D4设计总结本设计完成题目所给的设计任务，设计了一台数字显示的电容测试仪，满足题目的基本要求和一部分发挥要求。仪表有性能可靠、精度高、电路简单的特点。但是这种把较难测量的物理量转变成精度较高且较容易测量的物理量也有不足之处，主要是由于电路的影响，输出的电容在某一个周期里误差会很大。也可以通过加入延时清零电路，设置更多的档位来减小误差，使其精度更高。总体来说，本设计是成功的。◇参考文献［1］徐志军．CPLD/FPGA的开发与应用［M］．北京：高等教育出版社，1979：15-18，31．［2］潘松，黄继业．EDA技术与VHDL［M］．北京：清华大学出版社，2005．［3］金西．VHDL与复杂数字系统设计［M］．西安：西安电子科技大学出版社，2003．［4］王科．CPLD/FPGA应用开发技术与工程实践［M］．西安：人民邮电出版社，2005．［5］董代洁，郭怀理，曹春雨．基于FPGA的可编程SoC设计［M］．北京：北京航天航空大学出版社，2006．