数电实验报告

数字电子技术实验报告学号：姓名：班级：2实验一组合逻辑电路分析一、实验用集成电路引脚图74LS00集成电路：74LS20集成电路：二、实验内容1．ABCD接逻辑开关，“1”表示高电平，“0”表示低电平。电路图如下:3X12.5VJ1Key=AJ2Key=BJ3Key=CJ4Key=D0U4A7400NU5B7400NU6C7400N1234567VCC5VVCCA=B=C=D=1时（注：逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。）表格记录：ABCDX1000000001000100001110100001010011000111110000100101010010111110011101111101111114结果分析：由表中结果可得该电路所实现功能的逻辑表达式为：F=AB+CD。在multisim软件里运用逻辑分析仪分析，可得出同样结果：U4A7400NU5B7400NU6C7400N56XLC1AB123472．密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为”1”,将锁打开。否则，报警信号为”1”，则接通警铃。试分析密码锁的密码ABCD是什么？5电路图如下:U1A74LS00DU2B74LS00DU3C74LS00DU4D74LS00DU5A74LS00DU6C74LS00DU7D74LS00DU8A74LS20DJ1Key=AJ2Key=BJ3Key=CJ4Key=DVCC5VVCC02314568VCC5VVCC7910开锁2.5V报警2.5V1112A=B=C=D=1时U1A74LS00DU2B74LS00DU3C74LS00DU4D74LS00DU5A74LS00DU6C74LS00DU7D74LS00DU8A74LS20DJ1Key=AJ2Key=BJ3Key=CJ4Key=DVCC5VVCC02314568VCC5VVCC7910开锁2.5V报警2.5V1112A=B=D=1，C=0时6U1A74LS00DU2B74LS00DU3C74LS00DU4D74LS00DU5A74LS00DU6C74LS00DU7D74LS00DU8A74LS20DJ1Key=AJ2Key=BJ3Key=CJ4Key=DVCC5VVCC02314568VCC5VVCC7910开锁2.5V报警2.5V1112A=D=1，B=C=0时记录表格：ABCDX1（开锁）X2（报警）000001000101001001001101010001010101011001011101100001100110101001101101110001110101111001111101结果分析：由表可知，只有当A=D=1，B=C=0时，开锁灯亮；其它情况下，都是报警灯亮。因此，可知开锁密码是1001。7三、实验体会与非门电路可以实现多种逻辑函数的功能模拟，在使用芯片LS7400和LS7420时，始终应该注意其14脚接高电平，8脚接地，否则与非门无法正常工作。利用单刀双掷开关，可以实现输入端输入高/低电平的转换；利用LED灯可以指示输出端的高低电平。8实验二组合逻辑实验（一）半加器和全加器一、实验目的熟悉用门电路设计组合电路的原理和方法步骤。二、预习内容1.预习用门电路设计组合逻辑电路的原理和方法步骤。2.复习二进制数的运算。①用与非门设计半加器的逻辑图。②完成用异或门、与非门、与或非门设计全加器的逻辑图。③完成用异或门设计的三变量判奇电路的原理图。三、参考元件74LS283：74LS00：974LS51：74LS136：四、实验内容1．用与非门组成半加器，用异或门、与或非门、与非门组成全加器。实验结果填入表中。（1）与非门组成的半加器。电路图如下（J1、J2分别代表Ai、Bi，图示为Ai、Bi分别取不同的电平时的仿真结果）：VCC5VU1A74LS00DU2B74LS00DU3C74LS00DU4D74LS00DU5A74LS00DS2.5VC2.5VJ1Key=SpaceJ2Key=SpaceVCC1245367010VCC5VU1A74LS00DU2B74LS00DU3C74LS00DU4D74LS00DU5A74LS00DS2.5VC2.5VJ1Key=SpaceJ2Key=SpaceVCC12453670VCC5VU1A74LS00DU2B74LS00DU3C74LS00DU4D74LS00DU5A74LS00DS2.5VC2.5VJ1Key=SpaceJ2Key=SpaceVCC12453670VCC5VU1A74LS00DU2B74LS00DU3C74LS00DU4D74LS00DU5A74LS00DS2.5VC2.5VJ1Key=SpaceJ2Key=SpaceVCC1245367011记录表格：被加数Ai0101被加数Bi0011和Si0110新进位Ci0001（2）异或门、与或非门、与非门组成的全加器。电路图如下：VCC5VJ1Key=AJ2Key=BJ3Key=CU1A74LS136DU2B74LS136DU3A74LS51D81121391011Si2.5VCi2.5VU6A74LS00D05126734VCCVCC5VJ1Key=AJ2Key=BJ3Key=CU1A74LS136DU2B74LS136DU3A74LS51D81121391011Si2.5VCi2.5VU6A74LS00D05126734VCC12VCC5VJ1Key=AJ2Key=BJ3Key=CU1A74LS136DU2B74LS136DU3A74LS51D81121391011Si2.5VCi2.5VU6A74LS00D05126734VCCVCC5VJ1Key=AJ2Key=BJ3Key=CU1A74LS136DU2B74LS136DU3A74LS51D81121391011Si2.5VCi2.5VU6A74LS00D05126734VCC记录表格：被加数Ai01010101被加数Bi00110011前级进位Ci-100001111和Si01101001新进位Ci00010111132．用异或门设计三变量判奇电路，要求变量中的1的个数为奇数时，输出为1，否则为0。实验结果填入表中。电路图如下：U1A74LS136DU2B74LS136DVCC5VX12.5VJ1Key=AJ2Key=BJ3Key=C1VCC02345U1A74LS136DU2B74LS136DVCC5VX12.5VJ1Key=AJ2Key=BJ3Key=C1VCC0234514U1A74LS136DU2B74LS136DVCC5VX12.5VJ1Key=AJ2Key=BJ3Key=C1VCC02345U1A74LS136DU2B74LS136DVCC5VX12.5VJ1Key=AJ2Key=BJ3Key=C1VCC0234515U1A74LS136DU2B74LS136DVCC5VX12.5VJ1Key=AJ2Key=BJ3Key=C1VCC02345U1A74LS136DU2B74LS136DVCC5VX12.5VJ1Key=AJ2Key=BJ3Key=C1VCC02345记录表格：输入A00001111输入B00110011输入C01010101输出L01101001结果分析：由实验结果可知,当A、B、C有奇数个1时，灯亮；当有偶数个1时，灯不亮。故该电路实现了判奇功能。163.“74LS283”全加器逻辑功能测试。测试结果填入表中。U174LS283DSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07VCC5VA4Key=SpaceA3Key=SpaceA2Key=SpaceA1Key=SpaceB4Key=SpaceB3Key=SpaceB2Key=SpaceB1Key=SpaceS4S3S2S1C41234C0Key=Space56789VCC01011121314U174LS283DSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07VCC5VA4Key=SpaceA3Key=SpaceA2Key=SpaceA1Key=SpaceB4Key=SpaceB3Key=SpaceB2Key=SpaceB1Key=SpaceS4S3S2S1C41234C0Key=Space56789VCC0101112131417U174LS283DSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07VCC5VA4Key=SpaceA3Key=SpaceA2Key=SpaceA1Key=SpaceB4Key=SpaceB3Key=SpaceB2Key=SpaceB1Key=SpaceS4S3S2S1C41234C0Key=Space56789VCC01011121314U174LS283DSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07VCC5VA4Key=SpaceA3Key=SpaceA2Key=SpaceA1Key=SpaceB4Key=SpaceB3Key=SpaceB2Key=SpaceB1Key=SpaceS4S3S2S1C41234C0Key=Space56789VCC0101112131418记录表格：被加数A4A3A2A101111001加数B4B3B2B100010111前级进位C00/10/1和S4S3S2S11000/10010000/0001新进位C40/01/1五、实验体会利用与非门、与或非门和或非门的不同组合，可以设计出不同的电路，实现如半加器、全加器、判奇电路等功能。在设计时，应先列出真值表和函数表达式，再根据其表达式选择相应的电路方案。并且，同样的逻辑功能可以由不同的电路来实现。19实验三组合逻辑实验（二）数据选择器和译码器的应用一、实验目的熟悉数据选择器和数据分配器的逻辑功能和掌握其使用方法。二、预习内容1.了解所用元器件的逻辑功能和管脚排列2.复习有关数据选择器和译码器的内容3.用8选1数据选择器产生逻辑函数LABCABCABCABC和LABC。4.用3线-8线译码器和与非门构成一个全加器。三、参考元件数据选择器74LS151和3-8线译码器74LS138。20四、实验内容1．数据选择器的使用当使能端EN=0时，Y是A2、A1、A0和输入数据D0～D7的与或函数，其表达式为7iii0mDY式中mi是A2、A1、A0构成的最小项，显然当Di=1时，其对应的最小项mi在与或表达式中出现。当Di=0时，对应的最小项就不出现。利用这一点，不难实现组合电路。将数据选择器的地址信号A2、A1、A0作为函数输入变量，数据D0～D7作为控制信号，控制各最小项在输出逻辑函数中是否出现，使能端EN始终保持低电平，这样，八选一数据选择器就成为一个三变量的函数产生器。①用八选一数据选择器74LS151产生逻辑函数LABCABCABCABC将上式写成如下形式：11336677mmmmLDDDD由表达式和原理可知13671DDDD，没有出现的项的控制量为0，此逻辑函数产生器的逻辑图如下：21J1Key=CJ2Key=BJ3Key=AU174LS151D~W6D04D13D22D31D415D514D613D712A11C9B10Y5~G7VCC5VVCC5VGNDGNDX12.5VVCCVCCGND4123GND记录表格：输入C00001111输入B00110011输入A01010101输出L01010011②用八选一数据选择器74LS151产生逻辑函数。电路图如下:J1Key=CJ2Key=BJ3Key=CU174LS151D~W6D04D13D22D31D415D514D613D712A11C9B10Y5~G7VC