数字电子时钟设计

数字电子钟设计报告1《电子线路课程设计报告》系别：自动化专业班级：电气工程及其自动化0803学生姓名：指导教师：朱定华（课程设计时间：2010年06月14日——2010年06月25日）华中科技大学武昌分校数字电子钟设计报告2目录1．课程设计目的…………………………………………………………………32．课程设计题目描述和要求……………………………………………………33．课程设计报告内容……………………………………………………………33.1实验名称………………………………………………………………………33.2实验目的………………………………………………………………………33.3实验器材及主要器件…………………………………………………………33.4数字电子钟基本原理…………………………………………………………43.5数字电子钟单元电路设计、参数计算和器件选择…………………………43.6数字电子钟电路图……………………………………………………………123.7数字电子钟的组装与调试……………………………………………………134．总结……………………………………………………………………………13参考文献…………………………………………………………………………15数字电子钟设计报告31．课程设计目的（1）掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统设计、安装、测试方法；（2）进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；（3）提高电路布局﹑布线及检查和排除故障的能力；（4）培养书写综合实验报告的能力。2．课程设计题目描述和要求（1）设计一个有“时”、“分”、“秒”（12小时59分59秒）显示，且有校时功能的电子钟；（2）用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试；（3）画出框图和逻辑电路图，写出设计、实验总结报告；（4）整点报时：在59分51秒、53秒、55秒、57秒输出500Hz音频信号，在59分59秒时输出1000Hz信号，音频持续1s，且前四声低，最后一声高，在1000Hz荧屏结束时刻为整点。（5）闹钟系统：在7点59分00秒闹钟模块输出高电平，音频持续1分钟。3．课程设计报告内容3.1实验名称数字电子钟3.2实验目的（1）掌握数字电子钟的设计、组装与调试方法；（2）熟悉集成电路的使用方法。3.3实验器材及主要器件（1）4511（6片）（5）74LS04（3片）（9）555集成芯片（1片）（2）74LS90（5片）（6）74LS74（1片）（10）共阴七段显示器（6片）（3）74LS191（1片）（7）74LS2O（2片）（11）电阻、电容（若干）（4）74LS00（5片）（8）74LS92（2片）（11）导线（若干）数字电子钟设计报告43.4数字电子钟基本原理数字电子钟的逻辑框图如图3-4所示。它由555集成芯片构成的振荡电路、分频器、计数器、显示器和校时电路组成。555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。图3-43.5数字电子钟单元电路设计、参数计算和器件选择1.振荡器晶体振荡器的作用是产生时间标准信号。数字钟的精度，主要取决与信号的频率及其稳定度。因此，一般采用石英晶体振荡器经过分频得到这一信号。一般来说，数字电子钟设计报告5振荡器的频率越高，计时精度越高，但耗电量将增大。如果精度要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器。如图3-4-1所示。设振荡频率f=1KHz，RP为可调电阻，微调RP可以调出1KHz输出。2.分频器因为振荡器产生的频率很高，为了得到1Hz秒脉冲，则需要对振荡器的输出信号进行分频。本实验由集成电路定时器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。故用3片中规模集成电路计数器74LS90，将74LS90接成10进制计数器，这样每过一级，频率会变为原来的1/10，经过3次分频，得到1Hz的秒脉冲信号。如图3-4-2所示。3.计数器秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制，小时为十二进制。数字电子钟设计报告6（1）六十进制计数由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用一片74LS90和一片74LS92组成六十进制计数器，采用反馈归零的方法来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制。如图3-4-3-1所示。（2）十二四进制计数“12翻1”小时计数器是按照“01——02——03——……——11——12——01——02——……”规律计数的，这与日常生活中的计时规律相同。在此实验中，小时的个位计数器由4位二进制同步可逆计数器74LS191构成，十位计数器由D触发器74LS74构成，将它们级连组成“12翻1”小时计数器。计数器的状态要发生两次跳跃：一是计数器计到9，即个位计数器的状态为Q03Q02Q01Q00=1001，在下一脉冲作用下计数器进入暂态1010，利用暂态的两个1即Q03Q01使个位异步置0，同时向十位计数器进位使Q10=1；二是计数器计到12后，在第13个脉冲作用下个位计数器的状态应为Q03Q02Q01Q00=0001，十位计数器的数字电子钟设计报告7Q10=0。第二次跳跃的十位清0和个位置1信号可由暂态为1的输出端Q10，Q01，Q00来产生。4.译码器译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。计数器采用的码制不同，译码电路也不同。4511译码器是将锁存、译码、驱动功能集于一身的七段译码驱动器。译码器将BCD码转换成7段码，再经过电流反相器，驱动共阴极LED数码管。5.显示器显示器是将数字电子钟的计时状态直观清晰的反映出来，被人们的视觉器官所接受的元件。本系统用七段发光二极管来显示译码器输出的数字，在译码显示电路输出信号的驱动下，显示出清晰、直观的数字符号。要注意的是显示器有两种：共阳极显示器或共阴极显示器。4511译码器对应的显示器是共阴极显示器。6.校时电路实际的数字电子钟由于秒信号的精确性和稳定性不可能做到绝对准确无误，加上电路中的其它原因，数字电子钟总会产生走势误差的现象，此时就需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。对校时的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。需要注意的时，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，为防止这一情况的发生我们接入一个由RS触发器组成的防抖动电路来控制。图3-5-6-1校时开关的功能表S1S2功能11计数01校分10校时数字电子钟设计报告8图3-5-6-2校时电路7.整点报时电路整点报时电路的功能是要求每当数字钟计时到整点（或快到整点）时发出音响，通常按照四声低音一声高音的顺序发出间断声响，以最后一声高音结束的时刻为整点时刻。设四声低音（约750Hz）分别发生在59分51秒、53秒、55秒、57秒，最后一声高音（约1KHz）发生在59秒，它们的持续时间为1s。由此可见，报时时分和秒个位计数器的状态是不变的为59分，秒十位计数器的状态为:（QdQcQbQa）ds2=0101亦不变，只有秒个位计数器Qds1的状态可用来控制1KHz和500Hz的音频。表3-5-7-1列出了秒计数器的状态：数字电子钟设计报告9秒个位计数器的时态CP(秒)Q3S1Q2S1Q1S1Q0S1功能500000510001鸣低音520010停530011鸣低音540000停550101鸣低音560110停570111鸣低音581000停591001鸣高音000000停表3-5-7-1由表可得：当Q3S1=“0”时为750Hz输入音响；当Q3S1=“1”时1KHz输入音响。由此可设计如下电路图3-5-7-2：数字电子钟设计报告10图3-5-7-2整点报时电路只有当分十位的Q2M2Q0M2=11,分个位的Q3M1Q0M1=11,秒十位的Q2S2Q0S2=11，秒个位的Q0S1=1时音响电路才能工作8．闹钟系统有时需要数字钟在规定的时刻发出信号并驱动音响电路进行“闹时”，这就要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。如要求上午7时59分发出闹时信号，持续时间为1分钟。因为7时59分对应数字钟的时个位计数器的状态为(Q3Q2Q1Q0)H1=0111，分十位计数器的状态为(Q3Q2Q1Q0)M2=0101，分个位计数器的状态为(Q3Q2Q1Q0)M1=1001。若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路，可以使音响电路正好在7点59分响，持续1分钟后（即8点时）停响。所以闹时控制信号Z的表达式为：式中，M为上午的信号输出，要求M=1。如果用与非门实现上式所表示的逻辑功能，则可以将Z进行布尔代数变换，即M103M202H1012)Q(Q)Q(QM)QQ(QZM)Q(Q)Q(Q)QQ(QZM103M202H1012数字电子钟设计报告113.3k&＋5VRL&&&Q0Q1Q2M时个位Q0Q2分十位Q0Q3分个位74LS2074LS03Z1kHz74LS00&&1k223DG130＋5V8音响电路数字电子钟设计报告123.6数字电子钟电路图数字电子钟设计报告133.7数字电子钟的组装与调试由图3-4所示的数字中系统组成框图按照信号的流向分级安装，逐级级联。严格注意按图连接引脚，注意走线整齐，布局合理，器件的悬空端，清0端，置1端要正确处理。插拔集成芯片时要用力均匀，避免芯片管脚在插拔的过程中变弯，折断。调试过程：1.用示波器检测多谐振荡器输出信号波形和频率，输出频率应为1Hz。2.将1Hz信号送入分频器，用示波器检查各级分频器的输出是否符合要求。3.将1Hz秒脉冲分别送入时分秒计数器，检查各级计数器的工作情况。4.观察校时电路的功能是否满足要求。5.当分频器和计数器调试正常后，观察电子钟是否准确、正常地工作。4.总结通过这次对数字电子钟的设计与制作，让我们了解了设计电路的程序，也让我们了解了关于数字电子钟的原理与设计理念。我有如下感受：1.更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法;2.掌握了十进制，十二进制，二十四进制计数器的设计方法;3.掌握了数字电子钟的设计思路和方法步骤，但是独立分析设计的能力不强，这次课程设计主要是在老师的指导合同组成员的努力下成功的，但是自己的分析和解决能力不强，以后还要继续努力，加强训练；要设计一个电路首先要画好电路图，才可以顺利的连接。但是最后的成品却并不一定与想象的完全一样，因为在实际接线中有着各种各样的条件制约着，所以要合理布局，这样连出来的电路才会比较美观，通过这次学习让我了解了只有自己动手才实际操作会有深刻理解。在这次试验中发现了一个问题，那就是电路的连接一定要细心，耐心。这两点是很重要的。在连接电路时一定要静下心来仔细连，在调试过程中，任何小问题都可能导致错误，所以我们必须一点一点细心检查，这就需要我们有足够的耐心，生活中也是如此。通过这次课程设计，我的动手能力也得到了加强。自己觉得这次课程设计十分的有意义。我们在课堂上掌握的仅仅是专业基础课的理论面而只有通过类似的课程才能将理论与现实结合起来，加深我们对理论的而理数字电子钟设计报告14解，而且能使我们更灵活的在实际中运用它。这门课程为我们提供了良好的实践平台。在做本次实验中，我查阅了很多书籍，也给了我很大收获，发现在学习过程中带着问题去学习的效率很高，边学边思考这样学习效率才会高。这次课程设计顺利完成是得到了老师和同学的帮助，在此，我要真诚的感谢老师和同学们。希望以后还能有这样的机会进行深入的学习。参考文献1.《现代数字电路与逻辑设计》.清华大学出版社.北京交通大学出版社