基于0.35μm工艺的带复位D触发器版图设计

苏州市职业大学课程设计说明书名称基于0.35μm工艺的带复位D触发器版图设计2012年9月3日至2012年9月7日共1周院系电子信息工程系班级10微电子技术1班姓名系主任张红兵教研室主任陈伟元指导教师李亮第1页共12页第1章绪论..............................................21.1版图设计基础知识............................................21.1.1版图设计流程...........................................21.1.2版图设计步骤...........................................31.1.3设计规则及验证.........................................31.2标准单元设计................................................41.2.1标准单元设计简介.......................................41.2.2标准单元设计的意义.....................................4第2章D触发器介绍.......................................52.1D触发器简介.................................................52.2维持阻塞边沿D触发器........................................52.2.1电路结构...............................................62.2.2工作原理...............................................62.2.3状态转换图和波形图.....................................62.3真单相时钟（TSPC）动态D触发器..............................72.3.1电路结构...............................................72.3.2工作原理...............................................72.3.3仿真波形图.............................................7第3章基于0.35μm工艺的带复位D触发器版图设计..........83.1动态D触发器电路图的设计步骤及电路图........................83.2D触发器版图的设计步骤及电路图...............................93.3验证方法及结果.............................................11第4章心得体会.........................................12参考文献................................................12第2页共12页第1章绪论1.1版图设计基础知识版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。集成电路制造厂家根据版图来制造掩膜。版图的设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。不同的工艺，有不同的设计规则。设计者只有得到了厂家提供的规则以后，才能开始设计。版图在设计的过程中要进行定期的检查，避免错误的积累而导致难以修改。很多集成电路的设计软件都有设计版图的功能，Cadence的Virtuoso的版图设计软件帮助设计者在图形方式下绘制版图。1.1.1版图设计流程版图设计是创建工程制图（网表）的精确的物理描述的过程，而这一物理描述遵守由制造工艺、设计流程以及仿真显示为可行的性能要求所带来的一系列约束。设计流程如图1.1所示图1.1第3页共12页1.1.2版图设计步骤1．首先，市场部通常会详细说明需要开发的产品。2．下一步是规定设计的结构或者行为。电路设计工程师规定芯片的结构来满足市场和/或IDEA功能需求。3．系统仿真由一组工程师完成。这组工程师会对将要集成在最终芯片中的各个单独模块进行定义和验证。4．电路设计组完成所有的数字和模拟仿真，来验证电路的方案和门的连通性，以及门的尺寸（为了满足时序规范）。这些组需要和版图设计组进行交互，版图设计组会使电路适合芯片的版图布局。5．版图设计由版图设计工程师完成。他们的工作包括放置多边形，对于所有的模块，利用电路组生成的电路图来实现晶体管、基底连线、连线（使用1至6层金属）等。拿去大规模生产的最终设计是整个芯片的版图。6．在第一块晶圆制造出来后，测试工程师组就要开始尝试测试芯片，首先，他们将检查工艺参数是否在可以接受的允许误差范围内。下一步是使用工程测试仪来测试芯片，以便于找出所有的违规，并尝试在现场解决这些问题。7．在改正所有的错误（工艺上的和/或逻辑上的）后,芯片就要开始批量生产并流入市场。1.1.3设计规则及验证版图设计得好坏，其功能正确与否，必须通过验证工具才能确定。版图的验证通常包括三大部分：设计规则检查(DRC)、电学规则检查(ERC)和版图与电路图对照(LVS)。只有通过版图验证的芯片设计才进行制版和工艺流片。在创建了规则文件之后,就可以使用PDRACULA预处理工具对其进行编译。首先,检查规则文件中的语法错误,通过后方可对规则文件进行编译,并将结果存为可执行文件进行jxrun.com或jxsub.com,这个可执行文件包含了提交Dracula任务的命令。根据错误报告的提示,修改版图的步骤为:(1)将错误文件导入Virtuoso界面。(2)找到错误层,根据错误提示进行修改。(3)更新gdsII,编译规则文件,进行DRC验证,重复上述(1),(2)操作,直至版图完全通过DRC验证。1.2标准单元设计1.2.1标准单元设计简介标准单元,也叫宏单元。它先将电路设计中可能会遇到的所有基本逻辑单元的版图,按照最佳设计的一定的外形尺寸要求,精心绘制好并存入单元库中。实第4页共12页际设计ASIC电路时,只需从单元库中调出所要的元件版图,再按照一定的拼接规则拼接,留出规则而宽度可调的布线通道,即可顺利地完成整个版图的设计工作了。基本逻辑单元的逻辑功能不同,其版图面积也不可能是一样大小的。但这些单元版图的设计必须满足一个约束条件,这就是在某一个方向上它们的尺寸必须是完全一致的,比如说它们可以宽窄不一,但它们的高度却必须是完全相等的,这就是所谓的“等高不等宽”原则。这一原则是标准单元设计法得以实施的根本保证。版图布置标准单元法中一个很重要的工作是建库,繁复的建库工作需要大量人力和时间的投入。每一种逻辑功能固然需要有相应的库单元与之对应,但同一种逻辑也会因为对负载驱动能力的不同而有着不同的型号和不同的版图设计。除此之外,单元库中的每个单元都还必须具有三种描述形式:⑴单元的逻辑符号(以L表征)⑵单元的拓扑版图(以O表征)⑶单元的掩膜版图(以A表征)1.2.2标准单元设计的意义采用标准单元设计集成电路时,只需调用各单元的拓扑版图即可,因为拓扑版图的简单外形大大压缩了数据的处理量,并有助于设计者的直观检查。在经过了自动布局布线的处理之后,再进行一次数据转换,将所有单元、I/O及压焊块的拓扑版图转换成各自的掩膜形式,得到最终的掩膜版图。所有的库单元设计在入库时都必须进行严格的设计规则检查和电连接性检查,保证其万无一失的正确性和可靠性。第5页共12页第2章D触发器介绍2.1D触发器简介触发器是具有记忆功能的基本逻辑单元，触发器有两个基本特性，（1），它有两个稳定状态，可分别用0和1来表示，（2），在输入信号的作用下，触发器的两个状态可以相互交换，输入信号消失后，以转换的状态可以长期保存下来，这就是的触发器具有记忆功能。电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在CP触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。2.2维持阻塞边沿D触发器维持阻塞型D触发器(DFF)具有不受时钟信号控制的异步预置端和清零输入端,因此具有快速反应的“即时”作用。本文论述的是可以利用DDF清零输入段即时性,设计更为高效、可靠和灵活的去抖电路,并结合ALTEAR的MAX+plusII平台图形输入方式给出具体的设计方法和仿真结果。2.2.1电路结构图2.2.1第6页共12页2.2.2工作原理维持阻塞D触发器在CP脉冲的上升沿产生状态变化，触发器的次态取决于CP脉冲上升沿前D端的信号，而在上升沿后，输入D端的信号变化对触发器的输出状态没有影响。如在CP脉冲的上升沿到来前=0，则在CP脉冲的上升沿到来后，触发器置0；如在CP脉冲的上升沿到来前=1，则在CP脉冲的上升沿到来后触发器置1。2.2.3状态转换图和波形图维持阻塞D触发器的状态转换图如图2.2.3所示，图(a)为状态转换图，图(b)为时序图。图2.2.32.3真单相时钟（TSPC）动态D触发器2.3.1电路结构图2.3.12.3.2工作原理电路由11个晶体管构成，分为四级。当时钟信号为低电平时，第一级作为一个开启的锁存器接收输入信号，而第二级的输出节点被预充电。在此期间，第三级和第四级保持原来的输出状态。当时钟信号由低电平变换到高电平时，第一级不第7页共12页再开启而且第二级开始定值。同时，第三级变为开启而且将采样值传送到输出。2.3.3仿真波形图图2.3.3第8页共12页第3章基于0.35μm工艺的带复位D触发器版图设计3.1动态D触发器电路图的设计步骤及电路图创建库与视图：lab1中创建的库与视图如果仍存在，则没有必要再行创建，直接调用即可。在CIW中选择File→open，在弹出窗口中选择如下：LibraryName：zhengbingleiCellName：DViewName：Schematic点击OK，打开SchematicEditing的空白窗口。以下步骤为创建库与视图的过程。①在命令解释窗口CIW中，依次选择File→New→Library，打开NewLibrary窗口。②在NewLibrary窗口中，Name栏输入库文件名ZF（可以自定义），右侧工艺文件（TechnologyFile）栏中，选择最下方的Don’tneedatechfile，点击窗口左上角的OK。③在CIW中，选择file→new→cellview，打开CreateNewFile窗口。④在CreateNewFile窗口中，LibraryName选取为ZF（与刚才定义一致），CellName设置为D，ViewName选取为Schematic，Tool栏选取为Composer-Schematic，点击OK，弹出SchematicEditing的空白窗口。添加元件。图3.1第9页共12页3.2D触发器版图的设计步骤及电路图①在CIW中，选择File→Open，参数设置如下：LibraryNamezhengbingleiCellNameDViewNamelayout点击OK，打开design的空白窗口，以下编辑将实现D版图结构如图所示。②在LSW窗口中，选择polydrawing作为当前编辑层。③选择Create→Path或按盲键[p]，来绘制多晶硅栅体。④在design窗口中，点击LMB，从坐标原点x＝0、y＝0到x＝0、y＝4.8连线poly，之后双击LMB或按Return（Enter）键，完成栅体绘制。⑤在LSW窗口中，选择ndiffdrawing层为当前编辑层，选择Create→Rectangl