计算机组成原理-第二版-各章复习重点

1.1计算机系统简介由具有各类特殊功能的信息（程序）组成1.计算机系统计算机系统计算机的实体，如主机、外设等一、计算机的软硬件概念硬件软件二、计算机系统的层次结构高级语言虚拟机器M3汇编语言虚拟机器M2操作系统虚拟机器机器语言实际机器M1微指令系统微程序机器M01.1用编译程序翻译成汇编语言程序用汇编程序翻译成机器语言程序用机器语言解释操作系统用微指令解释机器指令由硬件直接执行微指令软件硬件1.1虚拟机器M4虚拟机器M3虚拟机器M2实际机器M1微程序机器M01.2计算机的基本组成1.计算机由五大部件组成3.指令和数据用二进制表示4.指令由操作码和地址码组成6.以运算器为中心2.指令和数据以同等地位存于存储器，可按地址寻访5.存储程序一、冯·诺依曼计算机的特点5.存储程序算术运算逻辑运算存放数据和程序将信息转换成机器能识别的形式将结果转换成人们熟悉的形式指挥程序运行1.2冯·诺依曼计算机硬件框图存储器输入设备运算器控制器输出设备ALU主存辅存CPU主机I/O设备硬件CU2.现代计算机硬件框图存储器输入设备运算器输出设备控制器1.2ALUCPU主机I/O设备CU主存存储体大楼存储单元存放一串二进制代码存储字存储单元中二进制代码的组合存储字长存储单元中二进制代码的位数每个存储单元赋予一个地址号按地址寻访–存储单元–存储元件（0/1）–房间–床位（无人/有人）(1)存储器的基本组成1.2MDR主存储器存储体MAR2.计算机的工作过程MARMDR存储单元个数16存储字长8设MAR=4位MDR=8位1.2存储器地址寄存器反映存储单元的个数存储器数据寄存器反映存储字长(1)存储器的基本组成MDR主存储器存储体MARACCMQX(2)运算器的基本组成及操作过程1.2运算器MQACCALUX被加数被减数被除数乘数商加数减数被乘数除数加法减法乘法除法和差余数乘积高位乘积低位运算器MQACCALUXACC被加数ACC初态①加法操作过程1.2[ACC]+[X]ALU[M]XXACCACC指令加M1.2②减法操作过程运算器MQACCALUX指令减MACC被减数ACC初态[M]XX[ACC]-[X]ALUACCACC运算器MQACCALUXACCACC被乘数初态1.2MQ[M]MQ指令乘M③乘法操作过程X[ACC]XALU[X]×[MQ]00ACCACC∥MQACCMQ运算器MQACCALUXACC被除数ACC初态1.2[ACC]÷[X]ALUMQACCMQ余数在ACC中指令除M[M]XX④除法操作过程取指令分析指令执行指令PCIRCUPCIRCU取指执行PC存放当前欲执行指令的地址，具有计数功能（PC）+1PCIR存放当前欲执行的指令访存访存完成一条指令1.2(3)控制器的基本组成1512356789以取数指令为例4(4)主机完成一条指令的过程1.2CU控制单元主存储器MDRMAR存储体CPUPC控制器IR…运算器MQACCALUXI/O设备12356798以存数指令为例41.2(4)主机完成一条指令的过程CU控制单元主存储器MDRMAR存储体CPUPC控制器IR…运算器MQACCALUXI/O设备(5)ax2+bx+c程序的运行过程•将程序通过输入设备送至计算机•程序首地址•打印结果•分析指令•取指令…•停机•启动程序运行,(PC)+1PC•执行指令1.2MARMMDRIRPCCUOP(IR)Ad(IR)MARMMDRACCPC1.3计算机硬件的主要技术指标1.机器字长CPU一次能处理数据的位数与CPU中的寄存器位数有关221=256KB213=1KB如3.存储容量主存容量辅存容量存储单元个数×存储字长字节数字节数80GB如MARMDR容量1081632存放二进制信息的总位数1.31K=2101B=23b1GB=230b1K×8位64K×32位第３章系统总线3.1总线的基本概念3.2总线的分类3.3总线特性及性能指标3.4总线结构3.5总线控制3.1总线的基本概念一、为什么要用总线二、什么是总线三、总线上信息的传送总线是连接各个部件的信息传输线，是各个部件共享的传输介质串行并行存储器输入设备运算器控制器输出设备程序存储器输出设备输入设备运算器控制器数据结果计算四、总线结构的计算机举例1.面向CPU的双总线结构框图中央处理器CPUI/O总线M总线3.1主存I/O接口I/O设备1I/O设备2……I/O接口I/O接口I/O设备n单总线（系统总线）2.单总线结构框图CPU主存I/O接口I/O设备1I/O设备2I/O接口…I/O设备nI/O接口…3.13.以存储器为中心的双总线结构框图系统总线主存CPUI/O接口I/O设备1…I/O设备nI/O接口…存储总线3.13.2总线的分类1.片内总线2.系统总线芯片内部的总线数据总线地址总线控制总线双向与机器字长、存储字长有关单向与存储地址、I/O地址有关有出有入计算机各部件之间的信息传输线存储器读、存储器写总线允许、中断确认中断请求、总线请求运算器MQACCALUX3.通信总线串行通信总线并行通信总线传输方式3.2用于计算机系统之间或计算机系统与其他系统（如控制仪表、移动通信等）之间的通信三、总线的性能指标1.总线宽度2.总线带宽3.时钟同步/异步4.总线复用5.信号线数6.总线控制方式7.其他指标数据线的根数每秒传输的最大字节数（MBps）同步、不同步地址线与数据线复用地址线、数据线和控制线的总和负载能力并发、自动、仲裁、逻辑、计数3.33.4总线结构一、单总线结构单总线（系统总线）CPU主存I/O接口I/O设备1I/O设备2I/O接口…I/O设备nI/O接口…1.双总线结构具有特殊功能的处理器，由通道对I/O统一管理通道I/O接口设备n……I/O接口设备0CPU主存主存总线I/O总线二、多总线结构3.42.三总线结构主存总线DMA总线I/O总线CPU主存设备1设备n高速外设I/O接口I/O接口I/O接口……3.43.三总线结构的又一形式3.4局域网系统总线CPUCache局部总线扩展总线接口扩展总线Modem串行接口SCSI局部I/O控制器主存4.四总线结构多媒体Modem主存扩展总线接口局域网SCSICPU串行接口FAX系统总线局部总线高速总线扩展总线图形Cache/桥3.43.5总线控制一、总线判优控制•总线判优控制分布式集中式•主设备(模块)对总线有控制权•从设备(模块)响应从主设备发来的总线命令1.基本概念链式查询计数器定时查询独立请求方式二、总线通信控制1.目的2.总线传输周期主模块申请，总线仲裁决定主模块向从模块给出地址和命令主模块和从模块交换数据主模块撤消有关信息申请分配阶段寻址阶段传数阶段结束阶段解决通信双方协调配合问题3.5由统一时标控制数据传送充分挖掘系统总线每个瞬间的潜力同步通信异步通信半同步通信分离式通信3.总线通信的四种方式采用应答方式，没有公共时钟标准同步、异步结合3.5读命令(1)同步式数据输入T1总线传输周期T2T3T4时钟地址数据3.5数据(2)同步式数据输出T1总线传输周期T2T3T4时钟地址写命令3.5不互锁半互锁全互锁(3)异步通信3.5主设备从设备请求回答(4)半同步通信同步发送方用系统时钟前沿发信号接收方用系统时钟后沿判断、识别3.5（同步、异步结合）异步允许不同速度的模块和谐工作增加一条“等待”响应信号WAIT以输入数据为例的半同步通信时序T1主模块发地址T2主模块发命令…T3从模块提供数据T4从模块撤销数据，主模块撤销命令Tw当为低电平时，等待一个TWAITTw当为低电平时，等待一个TWAIT3.5读命令WAIT地址数据3.5时钟总线传输周期T1T2TWTWT3T4(4)半同步通信（同步、异步结合）上述三种通信的共同点一个总线传输周期（以输入数据为例）•主模块发地址、命令•从模块准备数据•从模块向主模块发数据总线空闲3.5占用总线不占用总线占用总线第４章存储器4.1概述4.2主存储器4.3高速缓冲存储器4.4辅助存储器4.1概述一、存储器分类1.按存储介质分类(1)半导体存储器(2)磁表面存储器(3)磁芯存储器(4)光盘存储器易失TTL、MOS磁头、载磁体硬磁材料、环状元件激光、磁光材料非易失(1)存取时间与物理地址无关（随机访问）•顺序存取存储器磁带4.12.按存取方式分类(2)存取时间与物理地址有关（串行访问）•随机存储器•只读存储器•直接存取存储器磁盘在程序的执行过程中可读可写在程序的执行过程中只读磁盘、磁带、光盘高速缓冲存储器（Cache）FlashMemory存储器主存储器辅助存储器MROMPROMEPROMEEPROMRAMROM静态RAM动态RAM3.按在计算机中的作用分类4.1高低小大快慢辅存寄存器缓存主存磁盘光盘磁带光盘磁带速度容量价格位／1.存储器三个主要特性的关系二、存储器的层次结构CPUCPU主机4.1缓存CPU主存辅存2.缓存主存层次和主存辅存层次缓存主存辅存主存虚拟存储器10ns20ns200nsms虚地址逻辑地址实地址物理地址主存储器4.1（速度）（容量）4.2主存储器一、概述1.主存的基本组成存储体驱动器译码器MAR控制电路读写电路MDR地址总线数据总线读写……………2.主存和CPU的联系MDRMARCPU主存读数据总线地址总线写4.2高位字节地址为字地址低位字节地址为字地址设地址线24根按字节寻址按字寻址若字长为16位按字寻址若字长为32位字地址字节地址11109876543210840字节地址字地址4523014203.主存中存储单元地址的分配4.2224=16M8M4M(2)存储速度4.主存的技术指标(1)存储容量(3)存储器的带宽主存存放二进制代码的总位数读出时间写入时间存储器的访问时间•存取时间•存取周期读周期写周期连续两次独立的存储器操作（读或写）所需的最小间隔时间位/秒4.2(4)动态RAM刷新刷新与行地址有关①集中刷新（存取周期为0.5s）“死时间率”为128/4000×100%=3.2%“死区”为0.5s×128=64s周期序号地址序号tc0123871387201tctctctc3999VW01127读/写或维持刷新读/写或维持3872个周期（1936s）128个周期（64s）刷新时间间隔（2ms）刷新序号••••••tcXtcY••••••4.2以128×128矩阵为例tC=tM+tR读写刷新无“死区”②分散刷新（存取周期为1s）(存取周期为0.5s+0.5s)4.2以128×128矩阵为例W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新间隔128个存取周期…③分散刷新与集中刷新相结合（异步刷新）对于128×128的存储芯片（存取周期为0.5s）将刷新安排在指令译码阶段，不会出现“死区”“死区”为0.5s若每隔15.6s刷新一行每行每隔2ms刷新一次4.2W/RW/RW/RW/RW/RW/RW/RW/RREFREFtCμs0.5μs0.5μs0.5tC15.6μs15.6μs3.动态RAM和静态RAM的比较DRAMSRAM存储原理集成度芯片引脚功耗价格速度刷新电容触发器高低少多小大低高慢快有无主存缓存4.2四、只读存储器（ROM）1.掩模ROM(MROM)2.PROM(一次性编程)4.23.EPROM(多次性编程)4.EEPROM(多次性编程)5.FlashMemory(闪速型存储器)用1K×4位存储芯片组成1K×8位的存储器？片五、存储器与CPU的连接1.存储器容量的扩展(1)位扩展（增加存储字长）10根地址线8根数据线DD……D0479AA0•••21142114CSWE4.22片(2)字扩展（增加存储字的数量）用1K×8位存储芯片组成2K×8位的存储器11根地址线8根数据线4.2？片2片1K×8位1K×8位D7D0•••••••••••••••WEA1A0•••A9CS0A101CS1(3)字、位扩展用1K×4位存储芯片组成4K×8位的存储器8根数据线12根地址线WEA8A9A0...D7D0…A11A10CS0CS1CS2C