可编程逻辑器件和VHDL设计技术(一)

可编程逻辑器件和VHDL设计技术(一)北京理工大学雷达技术研究所陈禾自我介绍任课教师：陈禾北京理工大学551教研室办公地点：四号教学楼212房间电话：68914973主要内容•FPGA发展•FPGA器件原理–CPLD–FPGA•VHDL语言•FPGA与VHDL设计技术•实例第一章FPGA发展概述主要内容•集成电路发展概述–集成电路的发展–集成电路设计方法和工具的变革–EDA工具简介•专用集成电路概念及分类–ASIC概念–ASIC设计方法分类–ASIC工艺和工艺的权衡选择主要内容（二）•ASIC设计过程–设计层次–ASIC的Top-down设计流程–概念设计及指标–设计实现•ASIC设计技术发展趋势常用术语•ASIC－applicationspecificintegratedcircuit•掩膜版图－layout•集成度－等效门（gateequivalent)•特征尺寸－featuresize•FPGA—fieldprogrammablegatearray•SOC—systems-on-a-chip•SOPC—systems-on-a-programmable-chipIC重要地位•信息产业值占国民经济总值的40%~60%•微电子工业是国民经济信息化的基石•集成电路（IC）是微电子技术的核心如果以单位质量的“钢”对国民生产总值的贡献为1来计算，则小轿车为5，彩电为30，计算机为1000，而集成电路则高达2000。晶体管的发明1947年12月16日美国贝尔实验室晶体管小组成员Brattain观察到,流经连接在两根导线间锗晶体后的电流被放大了，代替真空管的晶体管发明了。晶体管的发明是三位科学家长期合作的结果:JohnBardeen(理论物理学家，1972年他作为低温超导理论的创始人之一，获得诺贝尔物理学奖)、WalterHBrattain(博士，天才的实验家，生在厦门，在贝尔实验室工作了33年之久，为晶体管的发明作出了杰出的贡献)WillianShockley(博士，才华横溢的领导者，发明了结型晶体管，他支持创建了Intel公司)。晶体管的发明，宣布了信息时代的到来，这三位晶体管之父，因此获1956年诺贝尔物理学奖。单片集成电路的发明•1958年前后，美国的RobertNoyce和JackKelby两人几乎不约而同地发明了集成电路技术。•1959年设计出来的第一个集成电路只有四个晶体管。摩尔定律•1965年美国硅谷仙童半导体公司的戈登.摩尔，从1959到1965年半导体工业发展的数据，归纳出集成电路上可容纳的晶体管数量，大约每隔18～24个月就会增长一倍。•半导体工业的发展也进一步地证实了这一结论：–1969年Intel4位微处理器4004有2300只晶体管，104KHz。–1998年Intel推出的奔腾II，32位的处理器，有750万只晶体管，CPU时钟450MHz，集成度提高来260倍，而时钟频率提高了4326倍。1000100M10M1M100000100001G19750520009590858010158086pentiumpropentiumII10亿晶体管处理速度10万MIPS80486i38680286pentium摩尔定律示意图(年)(只晶体管)集成电路发展规划年份1997199920012003200620092012昀小线宽0.250.180.150.130.100.070.01(μm）DRAM容量256M1G1G~4G4G16G64G256G每片晶体管112140762005201400数（M）芯片尺寸300440385430520620750(平方毫米）频率750120014001600200025003000(兆赫）金属化层数66-7777-88-99昀低供电1.8-2.511.5-1.81.2-1.51.2-1.50.9-1.20.6-0.90.5-0.6电压（v）昀大晶圆200300300300300450450直径（mm）工艺特征尺寸00.050.10.150.20.250.3199719992001200320062009特征尺寸（微米）工艺尺寸单个芯片上的晶体管数0100200300400500600199719992001200320062009晶体管数（M）晶体管数芯片面积0100200300400500600700199719992001200320062009芯片面积（平方毫米）芯片面积电源电压00.511.522.5199719992001200320062009Vdd(v)Vdd金属布线层数012345678910199719992001200320062009金属层数金属层数时钟频率050010001500200025003000199719992001200320062009Clock(MHz)ClockMoore’sLaw的失效•在100纳米以上，不存在紫外线光刻的限制，到100纳米以下紫外线的波长将超过昀小的晶体管外形尺寸。(Intel)用“远紫外线”或氙光的波长缩小到10纳米，或(IBM)用X射线产生5纳米的光波。朗讯正在研究的电子束刻蚀技术，这些都说明晶体管外形尺寸缩小的限制目前还不是一种障碍。•IBM的锗硅技术是在硅晶体中的某些位置植入锗原子，做成微芯片基，这种掺杂锗的片基比现有二氧化硅的片基的导电性更好，可以减少畸变和电流泄漏，并使晶体管外形尺寸缩小到50纳米，这样芯片的时钟频率可高达50GHz，将比奔腾III－450快100倍。所以集成系统的速度限制也还没有到来。•此外，市场的限制。由于高速网、多媒体通信和电视点播的迅速发展，更快的速度和更高的性能目前对用户绝非多余。Moore’sLaw的失效•相反，对摩尔定律的实际限制还是在测试和投资：一是芯片的复杂性加深，已经使得全面地测试其性能成为不可能了，芯片制造商只能依赖统计分析的方法进行测试，这种测试一方面因为测试软件的Bug不可避免，另一方面是测试软件开发的速度赶不上芯片发展的速度，到2012年时，芯片生产的合格率会从目前的90％下降到52％，到那时，测试芯片的费用比制造芯片的费用还高。•虽然制造芯片(按每个晶体管或每单位性能计算)的成本在不断下降，但由于片上晶体管的数量按指数在增加，使得一条生产线的费用高达20亿美元，若尺寸下降到100纳米以下，产家的投资会高达100亿美元，这比建一座核电站的费用还高，这时，问题就不是芯片的尺寸是否可以缩小，而是谁投得起如此高昂的资金？集成电路发展概述•集成电路设计方法和工具的变革技术代第4代以互连为中心综合和预布局(Floorplan)的设计(IDD)设计、布线设计一体化第3代Top-down设计逻辑综合、HDL模拟静态定时参数分析自动测试设计第2代CAE电路图输入和逻辑模拟第1代CAD印制电路板布线设计LSI布线设计197519801985199019952000专用集成电路概念及分类•ASIC概念–广义•面向专门用途而区别于标准逻辑电路、通用存储器及通用微处理器电路的IC–狭义•它是根据某一用户的特定要求，能以低制作成本、短交货周期供货的半定制、定制电路以及PLD和FPGA电路。–ASSP“今天的线路板就是明天的专用电路”专用集成电路概念及分类ASIC树专用集成电路概念及分类•ASIC设计方法分类–全定制法（full-customdesignapproach）–半定制法（semi-customdesignapproach）——门阵列专用集成电路概念及分类–定制法（customdesignapproach）——标准单元I/O压焊块固定单元1单元2单元3单元4高度布线通道可变宽度单元行a)b)专用集成电路概念及分类–以上三种设计方法比较NRE费(nonrecurring-engineering)批量生产单价低：门阵列低：全定制中：标准单元中：标准单元高：全定制高：门阵列专用集成电路概念及分类–可编程逻辑器件法（programmablelogicdevices-PLD）–逻辑单元阵列法（logiccellarray）--FPGA可编程I/O单元可编程布线资源可编程逻辑单元专用集成电路概念及分类–ASIC与FPGA比较ASICFPGA门级复杂性●●工艺选择●●开发费用（NRE）●库存的危险性●设计错误的危险性●试制时间●CAD/CAE的选择●●设计方式●●速度与性能●●专用集成电路概念及分类–ASIC与FPGA特性ASIC特性：•嵌入式设计•产量•可以不涉及布局布线工作•ASIC可以支持高速和高度复杂的门级设计•需要与ASIC厂商密切合作•与全定制比较，投资来得便宜，设计和流片时间来得快速专用集成电路概念及分类–FPGA特性：•FPGA主要用作样片试制•若用于市场需求比较少量的设计，一般不超过一千片•FPGA等于简单ASIC•减少库存与设计错误的危险性•资金投入少ASIC设计过程•设计层次–自顶向下(Top-down)设计–设计层次：系统级、寄存器级、门级、电路级和器件级–D.D.Gajski提出的“Y型图”ASIC设计过程处理器寄存器电路存储器系统算法布尔方程掩膜版图单元布局芯片安排几何表示结构表示功能表示ASIC设计过程•ASIC的Top-down设计流程–特点:•用HDL对设计进行描述•采用层次式的Top-down设计方法•在各个层次进行反复验证和比较•每一层次的设计都由相应的EDA工具来实现。确定性能要求系统行为级描述行为级仿真设计划分功能块为单位的RTL级HDL描述RTL级仿真基于功能块的全系统仿真逻辑综合与优化门级仿真、时序检查输出门级网表FPGA、EPLD编程设计电路图FPGA、EPLD版图预布局、估计面积详细布局与布线版图参数提取分析、验证、后仿真掩膜数据带ASIC设计过程•设计实现–设计平台–EDA工具的考虑–库的考虑•从ASICvendor获得(黑匣子)•从libraryvendor购买•自己建库–其它——设计平台、人才、“Know-How”ASIC设计技术发展趋势•深亚微米集成电路设计–从面向逻辑的设计方法面向联接的设计方法–研究面向联接的设计方法、连线的延迟模型和具体设计中的连线延迟估计是重要的内容之一–一个主要思路:大量使用时间特性已知的电路结构来进行系统设计，减少时间特性不确定的随机逻辑的数量ASIC技术发展现状•片上系统（SOC，systemonachip）技术的出现代表着ASIC设计领域的昀新技术发展趋势。•微电子技术的高速发展已经给SOC集成技术提供了关键的技术支撑，将整个系统集成到整个芯片上的时代已经到来。ASIC技术发展现状•SOC是指包含一个或多个计算“引擎”(微处理器/微控制器或数字信号处理器)，至少10万门的用户门以及相当容量的存储器。广义讲是要在单个芯片上整体实现CPU、DSP、数字电路、模拟电路、存储器等多种电路，综合实现雷达中视频信号处理、图像处理、语言处理、通信规范、通信机能、数据处理等各种功能。ASIC技术发展现状•目前SOC有两种实现方法：–一种是从ASIC走向SOC，这样的SOC能得到较高性能；–另一种是将CPU、DSP嵌入PLD或FPGA中支持用户实现SOC，这样的SOC能得到较快的设计原型，即可编程片上系统(SOPC，systemonprogrammablechip)技术。–目前，已有众多厂商推出了SOPC解决方案，例如Xilinx公司的Virtex–IIPro系列配置了四个硬IBMPowerPC。•SOC技术在我国已经受到前所未有的重视，国家科技部已于2000年12月启动“十五”国家“863”计划———超大规模集成电路SOC专项工作。SOC技术的应用前景•SOC的典型优点：性能高、成本低、体积小、质量轻、功耗低、简化印刷电路板设计等。•SOC技术能加速系统小型化、智能化的发展：–系统性能的提高带来的是系统变得庞大。系统小型化成为一个必然趋势。–以美国的战术战斧巡航导弹(TACTOM)为例，与初期的战斧巡航导弹相比，不但增加了新的功能，其紧固件数量也从2500个减少到800个，印刷电路板由45块减少到22块