超大规模集成电路设计基础-第六章

第六章MOSFET的电气特性本章中心是MOSFET的特性，也是学习VLSI电子学部分的开始。在这部分电流和电是最重要的物理量，但本章重点不在于为电子学本身而学习电子学，而是侧重于物理设计与逻辑电路之间的联系。•MOSFET栅下的电荷移动只有在建立了导电通道，即沟道时才会发生。•漏电流Idn由器件上的外加电压控制。6.1MOS物理学),(DSnGSnDnDnVVIIMOS结构是由导体－氧化层－半导体的叠加。单位氧化层电容为：Cox的值决定了在栅极和p型硅区之间的电耦合的程度。其效应在硅表面最明显。电耦合用电场E来描述，它是电压加到栅上时在绝缘氧化层中形成的。电场在半导体中感应电荷，可以通过改变VG来控制通过FET的电流。oxoxoxtC•为了描述场效应，引入表面电荷密度Qs概念，所以•由于QS代表了在半导体表面的所有电荷，而这些电荷的性质又取决于外加栅电压，所以MOS的物理过程很复杂。GoxsVCQ假设栅电压VG的极性如下图所示，根据KVL定律得到：Vox是氧化层下降电压，ΦS是表面电势，它代表硅最上面的电压。MOS系统的电压可画成曲线。Vox是氧化层内电势下降的结果，且在半导体中的电压从ΦS值下降到Φ＝0，趋势逐渐变缓。SoxGVV•下图是MOS中电场的情况，将氧化层的垂直尺度放大。•氧化层电场Eox和表面电场Es方向如图所示。•Es控制着半导体表面的表面电荷密度，这是由于电场对带电粒子存在电场力F。所以有EQFp•带正电的空穴具有一个＋q的电荷，电场力为•反之，电子带有一个负电荷－q，所以电场力为•如图所示表面电场Es的方向向下，所以正电荷被驱赶离开表面而负电荷被吸引至表面。•这就解释了表面电荷密度为何由负电荷构成，即Qs本身是一个负值。•表面电荷的性质取决于外加栅电压的大小qEFhqEFe•VG由0增加到一个较小的正值时，半导体表面产生负电荷，它称为体电荷密度QB0。•体电荷是由于在p型衬底中存在硼原子，是一个受主，能俘获并且保持一个带负电荷的电子，这时它变成一个净负电荷的电离了的掺杂剂。由于这些离子不能移动，所以体电荷也不能移动。•由物理分析知，oxoxBsasiBVCQNqQ,2从硅表面到体电荷层底部的部分叫耗尽区。耗尽区厚度xd随外加电压的增加而增加。一个被耗尽的MOS不能支持电子电流的流动，因为体电荷已被硅晶格束缚不能移动。•如果将栅电压增加到一个特定的值，称为阀值电压VTn，我们会发现电荷性质的变化。•当VGVTn，电荷为不能移动的体电荷，且QS＝QB。•当VGVTn，电荷由两个不同的部分构成，即QS＝QB＋Qe0。•现在增加一个电子电荷层，用Qe表示。•电子可以移动，并且可以沿横向运动。•可以用该电子层作为沟道区建立一个MOSFET。•根据电容器关系式：•Qe在VGVTn时会增加。但此时体电荷QB并不会增加。•阀值电压的数值在生产过程中设定。•其典型值的范围大约在0.5到0.8V之间，这取决于电路想要用的类别。设计中假定阀值电压的值已在电气参数表中说明。)(TnGoxeVVCQ阀值电压的推导•这里的推导是一个近似公式。SoxGVV当表面电势达到时，电子层正好开始形成。ΦS为体费米电势，它由p型半导体中硼的掺杂密度Na确定的，分析可以得到：所以运用前面求QB的公式可以得到Fs2iaFnNqkTlnFoxTnGFsVVV22FFasioxTnNqCV2)2(216.2nFET电流－电压方程•讨论如何确定n沟道MOSFET的I－V特性。•在分析中，漏端是具有较高电压的n＋一边。•左图确定了沟道的长度L，右图确定了沟道的宽度W。•这里讨论的W和L值是从电气上考虑的尺寸即“有效值”，而不是前一章版图设计时的尺寸。（设计值标为W‘和L’）•无量纲比值（W/L）是用来说明一个晶体管相对于电路中其他管子的相对尺寸。•下图中电路符号上代表的电压和集成结构上外加的电压之间有一一对应的关系。•现在要确定的是电流IDn与电压VGSn和VDSn之间的关系。•MOS结构能够通过栅源电压VGSn控制栅氧层下面的电子电荷层Qe的形成。•VGSnVTn，Qe＝0，IDn＝0，这种工作状态称为截止。•如果VGSnVTn，这种工作状态将发生改变，Qe的存在导致IDn流通，晶体管工作在有源模式，Idn的数值同时取决于VGSn和VDSn。•上面所描述的行为几乎可以说明把nFET模拟成一个高电平控制开关是合理的，当栅电压小时开关断开，栅电压大时开关闭合。•但FET的电气特性与理想开关有很大的偏离。确定晶体管的尺寸是逻辑门的物理设计和它们的电子操作之间的结合点。•为了在器件层次上了解nFET的特性，可以做它的伏安特性曲线。•上图的曲线可以用公式来表示：•上式定义了FET的平方律模型，其中βn是器件的互导参数，单位为A/V2。每个nFET都有自己的βn，它由nFET的尺寸比决定的，即•设计者不能改变kn的数值，可以注意到氧化层薄，kn值则大，它增加了器件对栅电压的灵敏度，有助于提高器件的开关速度。从物理学角度来看，减小tox可增大Cox，从而增强电场效应。•例1考虑一个nFET，其栅氧层厚度为tox＝12nm，电子迁移率为μn＝540cm2/（Vs）。求每cm2的氧化层电容和kn。如果将氧化层厚度降为tox＝8nm，再求kn。解：2)(2TnGSnnDnVVIoxoxnoxnnnntCkLWk，其中)(时）nmVAkVACkcmFCnoxnnox8(/233/1551088.2540/1088.2102.110854.89.322727614•改变电压与电流的关系，使加在nFET上的VGSnVTn，改变VDSn，得到IDSn与VDSn的关系曲线如下。•当VDSn值较小时，电流可由下面公式来估算：•这是一条抛物线，峰值点处有])(2[22DSnDSnTnGSnnDnVVVVI0DSnDnVI•求出峰值点电压VDSn，即为饱和电压。•对于满足VDSnVsat的较大的漏源电压，电流值几乎与VDSn无关，为：•上述电流称为饱和电流•更为详细的分析表明，在VDSnVsat时，饱和电流略有上升。这一情形通常用下式来模拟•式中λ是一个经验值，称为沟道长度调制参数，单位为V－1。在手工计算数字电路时，为简单起见，通常假设该值为0。若需要可以很容易的把该值的影响考虑到电路的计算机模拟中去。TnGSntpeakcurrenDSnsatVVVV|2)(2TnGSnnDnVVI)](1[)(22satDSnTnGSnnDnVVVVI•图中显示的电流仅针对一个VGSn值，将几个针对不同栅源电压值的电流曲线叠加在一起就形成了下图的曲线族。每一条曲线代表一个给定的VGSn。对于一个给定的漏源电压VDSn，电流随VGSn值的增加而增加。非饱和区和饱和区的分界线可以由以下饱和电流公式得到：22satnDnVI•例2考虑一个具有以下特性的n沟道MOSFET：利用这些条件，可以求出器件方程。解：若nFET加上电压VGSn＝2V，VDSn＝2V。首先确定nFET的导电状态，若VDSn＝1.2V，VGSn不变，则224727714/435.18179)(/1079.11045.3520/1045.3101010854.89.3VmALWkVACkcmFtCnnoxnnoxoxoxVVLWVscmnmtTnnox7.0,8)/(),/(520,102mAVVIVVVTnGSnnDnDSnsat213.1)7.02(2435.1)(23.17.0222，是饱和的mAVVVVIVVVDSnDSnTnGSnnDnDSnsat21.1])(2[23.17.022，是非饱和的SPICELevel1方程•沟道长度调制的影响，虽然用上面的公式进行手工计算比较麻烦，但却能很容易的包含到SPICE模拟中。•SPICELevel1模型采用的另一组MOSFET公式如下：•在VDSnVsat时，MOSFET的非饱和电流公式为：•这使它与以下的饱和电流公式之间有一个连续的过渡：•尽管这与物理分析是不一致的，因为沟道长度调制只发生在饱和器件中。然而它却使电流的分析更为简单。这些式子在模拟CMOS设计中相当普遍。但是，沟道长度调制效应并不过度的影响数字电路手工计算的结果，所以没必要使代数计算复杂化。)1]()(2[22DSnDSnDSnTnGSnnDnVVVVVI)1()(22DSnTnGSnnDnVVVI体偏置效应•到目前为止，一直没考虑p型衬底的存在。事实上，MOSFET是一个四端器件。如下图所示：•当一个nFET的源和体之间存在电压VSBn时，就会有体偏置效应发生。•体偏置电压VSBn会加大器件的阀值电压，即)22(0FSBnFTnTnVrVVoxasiCNqr2例3有一个nFET，它的VTn0＝0.7V，r＝0.08，VF58.02)58.058.0(08.07.0SBnTnVV电流方程推导•加在器件上的漏源电压VDSn产生一个电场E，方向如图，由于电子带负电荷，受到与电场相反的力，而电流方向与电子移动方向相反，所以电流由漏端流向源端。•沟道内电场大小：V（y）为沟道电压，在沟道两端它的大小已知：•沟道电压的存在改变了沟道中的电荷，使Qe成为y的函数dydVyE)(DSnVLVV)(,0)0(][)0(][)()]([)()()(TnGSnoxeDSnTnGSnoxeTnGSnoxeTnGSnTnGSnoxeVVCQVVVCLQyVVVCyQyVVVVVCQ电压的存在，由于效电压是加在绝缘氧化层上有式中•IDn方程可以通过将上述观察的结果用到下图的沟道几何图中得到•为了处理变化的电荷密度，从长度为dy的沟道微分段入手。•电流Idn流过改微分段，并引起一个压降：dRIdVDn)(VVVWCdyIWQdyIdVxqnQWxnqAAdydRTnGSnoxnDnenDneeeeennnnn，沟道电荷密度，•整理并积分得到•将这一分析扩展到饱和电压Vsat＝（VGSn－VTn）时，就会发现一个与沟道有关的情况。在漏端，当VDSn＝Vsat时•即在饱和电压时，电荷浓度下降至0。更详细的分析显示，电荷并未真正下降至0，而是实际上很小。这种现象称为nFET中的沟道夹断。•沟道夹断是饱和工作区和不饱和工作区的边界。对于VDSnVsat，电荷的夹断限制了电流（所以称为饱和），而夹断效应本身缩短了沟道的有效长度（这就是沟道长度调制系数λ的来源）。])[(])[(])[(2200DSnDSnTnGSnoxnDnDSnDSnTnGSnoxnDnVTnGSnoxnLDnVVVVCLWIVVVVWCLIdVVVVWCdyIDSn0][)(satTnGSnoxeVVVCLQ6.3FET的RC模型•对于设计者来说，必须构建一个具有合适电特性的电流。而前面所介绍的电流方程说明nFET表现出非线性，使设计者很难分析采用FET的电路。•有两种途径可以解决复杂的晶体管方程问题。一是让电路专家来处理非线性器件所带来的问题。•另一方面，VLSI系统设计是以逻辑与数字结构为基础，工作在系统层次上的工程师也必须懂得FET电路。这也是第2种途径的基础：建立起器件的在逻辑和系统层次上有用的简化线性模型。•这个模型就它的本质而言将忽略有关电流的大部分细节，却使它在系统层次上分析复杂电路的信号流简单得多。•如果能在模型中包括晶体管的至少一部分重要特性，那么它就可以为设计的第一阶段提供基础。•在处理问题时采用下图的线性模型，将FET简化为一个电阻和两个电容器，以及一个高电平逻