第十二次课竞争-冒险、SR锁存器

数字电子技术基础阎石主编（第五版）信息科学与工程学院基础部14.4组合电路中的竞争冒险现象当一个逻辑门的两个输入信号同时向相反的逻辑电竞争：平跳变，而变化的时间有差异的现象称为竞争。由于竞争使电路的输出端出现了稳态下没有的干扰脉冲冒险：（毛刺）的现象称为冒险。有竞争不一定会产生冒险，但有冒险就一定存在竞争。竞争与冒险的关系：2正脉冲——“1”型冒险负脉冲——“0”型冒险一、产生竞争冒险的原因由于竞争而在电路的输出端可能尖峰脉冲的现象称为竞争—冒险。31、代数识别法（输入变量每次只有一个发生改变的简单情况下）一个变量以原变量和反变量出现在逻辑函数Y中时，则该变量是具有竞争条件的变量。如果消去其他变量（令其他变量为0或1），留下具有竞争条件的变量，二、如何检查竞争－冒险现象AAY①若函数出现：则可能产生负的尖峰脉冲的冒险现象，－－“0”型冒险；AAY②若函数出现：则可能产生正的尖峰脉冲的冒险现象，－－“1”型冒险；4【例】判断实现以下函数的电路是否存在冒险现象。CABAACY解：由函数表达式可知，变量A和C具备竞争的条件。所以，应对这两个变量进行分析。先考察变量A。将B和C的各个取值组合分别代入逻辑函数式中，可得AAYBCAYBCAYBCAYBC,11;,10,01;,00可见，BC=11时，变量A的变化可能使电路产生冒险。同上，变量C的变化不会使电路产生冒险。52、卡诺图识别法如果代表两个乘积项的圈相切，而相切处又未被其它包围圈包围，则可能发生冒险现象。BCA000111100101011100如图，图上两卡诺圈相切，当输入变量ABC由011变为111时，Y从一个包围圈进入另一个包围圈，若把圈外函数值视为0，则函数值可能按1-0-1变化，从而出现毛刺。CAABY例如：以上方法只适用于输入变量每次只有一个改变状态的情况。但是实际上在很多情况下，输入变量都有两个以上同时改变状态的可能性，加之如果输入变量的数目又很多，以上方法就难以胜任检查竞争冒险的任务了。63、利用EDA软件进行时序仿真利用EDA软件对电路进行时序仿真，观察输出波形是否有毛刺，从而从原理上检查电路是否存在竞争冒险现象。4、实验法然而由于仿真时只能采用标准化的典型参数，有时还要做一些近似，所以得到的仿真结果与实际电路的工作情况会有出入。对于由多个输入变量同时变化引起的功能冒险，最有效的判断方法是利用示波器观察输出信号中有无毛刺，分析原因予以消除。只有实验检查的结果才是最终的结论。7冒险改变状态时存在竞争当稳态下的条件下，在AYAAYCBCAABY11''1、添项三、如何消除竞争－冒险现象－－修改逻辑设计，增加冗余项。BCA000111100101011100只要在其卡诺图上两包围圈相切处加一个包围圈，即增加了一个冗余项，就可消除逻辑冒险。BCCAABY添加冗余项后，当B=C=1时，始终有Y=1，消除了竞争冒险现象。8BCCAABY'冒险改变状态时存在竞争当稳态下的条件下，在AYAAYCBCAABY11''92、后滤三、如何消除竞争－冒险现象－－在输出端接滤波电容，用来吸收和削弱窄脉冲。FA1CF后滤毛刺很窄（几十纳秒内），因此常在输出端对地并接滤波电容C，可将尖峰脉冲的幅度削弱至门电路的阈值电压以下。U1U0但C的引入会使输出波形边沿变缓，工作速度变慢，因此参数要选择合适，C一般为几十到几百PF。10第四章小结掌握常用的中规模组合逻辑器件的逻辑功能和使用方法正确理解组合逻辑电路的特点组合电路一般由门电路构成，无记忆、无反馈。任一时刻电路的输出只取决于该时刻各输入状态的组合，而与电路的原状态无关。1.会认管脚：（电源端、控制端、数据端、输出端等）2.能看懂功能表3.熟悉逻辑功能，能正确使用组件。编码器：二进制编码器、二－十进制编码器译码器：二进制译码器/数据分配器、二－十进制译码器、显示译码器数据选择器；数值比较器；全加器和加法器11（逐级推导法）给定逻辑图逻辑表达式化简或变换列真值表逻辑功能描述1、用SSI门电路设计给定逻辑功能逻辑抽象，得出真值表列写逻辑表达式选择器件类型和数目将逻辑表达式化简或作适当变换画出逻辑图熟练掌握组合逻辑电路的分析方法熟练掌握组合逻辑电路的设计方法第四章小结2、用MSI组合逻辑器件设计12（1）用二进制译码器iimY将待求函数化成最小项之和的形式由最小项的反函数组成的与非式两次取反去掉下反号高位对高位确定函数输入变量与译码器输入端的对应关系画连线图所用器件：译码器和与非门（2）用数据选择器iiimDYn120将待求函数化成最小项之和的形式写出数据选择器的输出函数表达式高位对高位确定函数输入变量与数据选择器地址输入端的对应关系画连线图对照比较确定数选器数据输入端的表达式（0、1、原变量、反变量）第四章小结13（3）用其他的中规模组合电路利用全加器的异或运算功能；利用加法器的求和功能；利用比较器的比较输出；利用编码器的优先编码功能；应用中规模组件设计电路要注意的问题：1.对逻辑表达式的变换与化简的目的是使其尽可能与组合逻辑器件的形式一致，而不是尽量化简。2.设计时应考虑合理充分应用组合器件的功能，尽量用同类的、较少的和较简单的器件满足设计要求。3.当组合器件的功能用不完时，要对多余的输入、输出端作适当的处理；当一个组合器件不能满足设计要求时，应对器件进行适当的扩展。了解组合电路中的竞争－冒险现象产生原因－－检查方法－－消除方法第四章小结14第五章触发器(FF:Flip-Flop)内容介绍本章介绍构成时序逻辑电路的最基本部件－双稳态触发器，重点介绍各触发器的结构、工作原理、动作特点，以及触发器从功能上的分类及相互间的转换。首先从组成各类触发器的基本部分－SR锁存器入手，介绍触发器的结构、逻辑功能、动作特点，在此基础上介绍JK触发器、D触发器、T触发器等，给出触发器的描述方程。本章重点是各触发器的功能表、逻辑符号、触发电平、状态方程的描述等。15本章的内容5.1概述5.2SR锁存器5.3电平触发的触发器5.4脉冲触发的触发器5.5边沿触发的触发器5.6触发器的逻辑功能及其描述方法16一、触发器输出状态不仅与现时的输入有关，还与原来的输出状态有关；触发器是有记忆功能的逻辑部件,可以存贮1位二值(0或1)信息；§5.1概述触发器是构成时序电路的基本单元电路；触发器：能够存储1位二进制信号的基本单元电路。17二、触发器的基本特点:(3)利用不同的输入信号可置成任一稳态，并在输入信号撤消后能保持该稳态不变。(1)触发器输出有两种稳定的状态：0、1状态;所以,触发器也叫双稳态触发器。(2)具有触发翻转的特性;即两个稳态可以在外部信号的触发下相互转化。(4)有两个互补输出端。18三、触发器的分类电路结构与动作特点逻辑功能基本RS结构触发器同步结构触发器主从结构触发器边沿结构触发器RS触发器D触发器JK触发器T’触发器T触发器按触发方式电平触发器脉冲触发器边沿触发器195.2SR锁存器SR锁存器（又叫基本RS触发器）是各种触发器构成的基本部件，也是最简单的一种触发器。它的输入信号直接作用在触发器，无需触发信号20反馈两个输入端两个输出端1、由与非门构成的RS触发器（P218）0状态：Q=0，Q′=11状态：Q=1，Q′=05.2SR锁存器一、电路结构与工作原理21若原状态：10QQ01输出：10QQ110010Q初态Q次态（置0）时输入1,0)1(DDSR22若原状态：01QQ01输出：10QQ011110（置0）时输入1,0)1(DDSR23若原状态：10QQ10输出：01QQ101011（置1）时输入0,1)2(DDSR24若原状态：01QQ10输出：01QQ001101（置1）时输入0,1)2(DDSR25若原状态：01QQ11输出：01QQ（保持）101001时输入1,1)3(DDSR26若原状态：10QQ11输出：10QQ（保持）010110时输入1,1)3(DDSR270011输出全是1状态之后,状态为不定状态当R′D=S′D=0时，信号“同时”变为1的情况下，翻转快的门输出变为0，另一个不得翻转。时输入0,0)4(DDSR28由与非门组成的基本RS触发器的特性表保持置0(复位)置1（置位）R′DS′DQ110100100100Q110110101100状态0011011①1①不定不定状态同时消失以后状态的、是指①0DDRS设计电路时此种情况应避免时，状态不定。同为、；互补时，同、时，保持；同为、记忆口诀：01DDDDDDDSRRSRSR29触发器的不定状态有两种含义：一、Q=Q′=1时，触发器既不是0状态，也不是1状态；二、R′D、S′D同时从0回到1时，触发器的新状态不能预先确定。30由与非门构成的SR锁存器的电路及符号端，低电平有效。置位端或置1DS端，低电平有效。复位端或置0DR31【例1】画出与非门构成的RS触发器的输出波形。QQDSDR①置0②置1③保持④全1之后状态不定①③①①②④②④③存在竞争冒险现象跳变，往若同时从时，当100DDRS32【例2】画出与非门构成的RS触发器的输出波形。QQDSDR①置0②置1③保持④全1之后状态不定①③②④②④状态不定不定。状态同时消失以后状态的、0*DDRS存在竞争冒险现象跳变，往若同时从时，当100DDRS332、由或非门构成的RS触发器P216特性表RDSDQn000100100111Q000110101111状态0011保持置0置1010*0*不定00110010不定状态同时消失以后状态的、是指1*DDRS34特性表RDSDQn000100100111Q000110101111状态0011保持置0置1010*0*不定000011012、由或非门构成的RS触发器不定状态同时消失以后状态的、是指1*DDRS35011100102、由或非门构成的RS触发器不定状态同时消失以后状态的、是指1*DDRS特性表RDSDQn000100100111Q000110101111状态0011保持置0置1010*0*不定36010010102、由或非门构成的RS触发器不定状态同时消失以后状态的、是指1*DDRS特性表RDSDQn000100100111Q000110101111状态0011保持置0置1010*0*不定3711002、由或非门构成的RS触发器不定状态同时消失以后状态的、是指1*DDRS特性表RDSDQn000100100111Q000110101111状态0011保持置0置1010*0*不定382、由或非门构成的RS触发器P216000100011011Q说明保持置0(复位）置1(置位）禁态（不定态）SDRDQ..①39【例3】画出或非门构成的RS触发器的输出波形。①置0②置1③保持④全0之后状态不定状态不定QQDSDR②④①③④①存在竞争冒险现象跳变，往若同时从时，当011DDRS40例5.2.10011100111010110100111010110001141二、动作特点直接控制在输入信号作用的全部周期内，都能直接改变输出状态，因此称RD（）、SD（）为直接复位端和直接置位端。DSDR在任何时刻，输入都能直接改变输出的状态。42RQQSVCCDSDRSR【例4】防抖动开关电路如图所示，的波形已知，画出对应的输出波形。QQ、DDRS和QQDSDR43小结基本要求：1.了解SR锁存器的工作原理；2.掌握与非门构成的SR锁存器的特性表；3.掌握SR锁存器输出波形的画法。作业：P248思考题和习题5-1题、5-2题445.3电平触发的触发器在数字系统中，常常要求某些触发器在同一时刻动作，这就要求有一个同步信号来控制，这个控制信号叫做时钟