多路智能竞赛抢答器设计课程设计

数字电路课程设计任务书专业班级：学生姓名：指导教师：工作单位：题目:多路智能竞赛抢答器设计初始条件：优先编码器74LS148RS锁存器74LS279显示译码器74LS47定时芯片555计数器74LS19274LS90与门74LS08或门74LS32与非门74LS00七段数码管、蜂鸣器、电容电阻若干要求完成的主要任务:1.基本功能①设计一个智力竞赛抢答器，可以同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S0、S1、S2、S3、S4、S5、S6、S7。②给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。③抢答器具有数据锁存和显示功能。抢答开始，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时扬声器给出音响提示。此外要封存输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到系统清零为止。2.扩展功能①抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定，档节目主持人按下“开始”按钮后，要求定时器立即倒计时，并在显示器上显示，同时扬声器发出短暂声响，声响持续0.5S左右。②参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。③如果定时抢答时间已到，去没有选手抢答，则本次抢答无效，系统短暂报警，并封存输入电路，禁止选手超时后抢答，时间显示器上显示00。时间安排：7.4：理论设计7.5～7.6：安装调试或仿真7.7：撰写报告7.9：答辩指导教师签名：2011年7月1日系主任签名：2011年7月1日目录1.多路智能竞赛抢答器原理与设计.............................错误!未定义书签。1.1抢答器原理...........................................................41.2总体方案设计.........................................................41.3电路原理设计.........................................................51.3.1八路抢答电路设计.................................................51.3.2定时电路设计.....................................................82.Multisim仿真与制作.....................................................152.1抢答仿真............................................................152.2定时抢答仿真........................................................172.3仿真结果分析........................................................192.4总电路图............................................................203.结与体会................................................................214.元件清单.................................................................22参考文献...................................................................231.多路智能竞赛抢答器原理与设计1.1抢答器原理抢答器基本原理框图如下图1-1所示：抢答者按下抢答按钮后，启动锁存电路，锁存最先抢答者抢答成功的状态，并阻止其他选手的抢答。译码显示电路将抢答的结果译码显示出来。清零按钮按下后，电路复位回初始状态后，可以进行下一轮的抢答。1.2总体方案设计第一种方案：第一种方案流程图如下图1-2所示：抢答按钮连接控制电路，抢答开始，有选手按下抢答按钮后，控制电路是锁存器锁存各个抢答路的电平高低，从而锁存了第一位抢答者的抢答信号，同时切断其他抢答者的抢答信号，阻止其他选手的抢答。编码器将抢答结果译成二进制数送给下一级译码显示电路，抢答按钮锁存器编码器译码显示控制电路声响电路定时电路译码显示图1-2主持人控制开关抢答按钮锁存电路译码显示清零按钮复位控制电路图1-1译码显示电路显示抢答成功者的号码。声响电路可以发出提醒声响，定时电路有定时抢答功能，并能显示倒计时的时间。该方案满足设计的功能要求，但是用锁存器锁存抢答结果这一思路有缺陷，就是可能有两个选手抢答时间间隔很小，两路的抢答信号同时锁存了起来，导致编码器编码出错，下一级译码显示电路不能显示抢答结果。第二种方案：第一种方案流程图如下图1-3所示：第二种方案的原理和第一种方案基本一样，只是在第一种方案上做了改进，在锁存器和抢答按钮之间增加了优先编码器，避免了多路的抢答信号同时被锁存，编码器编码出错，下一级译码显示电路不能显示抢答结果的情况。综合两种方案，故选择第二种方案。1.3电路原理设计1.3.1八路抢答电路设计该部分用到的芯片有74LS47、74LS279、74LS148，其引脚图和逻辑图如下：74LS47的电路符号和引脚图如下图1-4：图1-3图1-474LS47的逻辑图如下图1-5：图1-574LS279的引脚图和逻辑图如下图1-6：74LS148的引脚图如下图1-7：图1-7图1-674LS148的逻辑图如下图1-8：电路原理图如下图1-9：电路抢答部分选用优先编码器74LS148和锁存器74LS297来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。工作过程：开关S置于“断开”时，RS触发器的R端均置0，4个触发器输出置0，使74LS148的优先编码工作标志端引脚5电平为0，使之处于工作状态。当开关S置于开始时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5），74LS148的输出经RS锁存后，2Q2=1，BI/RBO=1，七段显示电路74LS48处于工作状态，DCBA=0101，经译码显示为“5”。此外，2Q2＝1，使74LS148优先编码引脚5工作标志端EI＝１，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的此时由于仍为2Q2＝1，使优先编码工作标志端引脚5电平为1，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮抢答。图1-8图1-91.3.2定时电路设计该部分用到的芯片除74LS47外、还用到74LS192、74LS90、LM555。74LS192引脚图如下图1-10：图1-1074LS192的逻辑图如下图1-11：74LS90的引脚图和逻辑图如下图1-12：定时芯片LM555引脚图如下图1-13：图1-13另外用到的或门芯片74LS32，或门芯片74LS08，或非门芯片74LS00引脚图如下：图1-11图1-12秒脉冲的产生电路如图1-17所示，由LM555构成的多谐振荡器构成。脉冲频率计算：如右边电路图，R15=10k，R16=68k，C1=10uF，f=1/0.7×（10k+2×68k）×10×10-6≈1S。周期1S的时钟脉冲经右图的U12A（74LS00）和U12D(74LS00)送到74LS192的4引脚（DOWN），使74LS192减计数，达到倒计时的效果。U12A（74LS00）或非门的另一个输入图1-1474LS32引脚图图1-1574LS08引脚图图1-1674LS00引脚116157.01CRRf1161527.0CRRT图1-17端接秒十位74LS192的13引脚（BO）。如果定时抢答时间已到而没有选手抢答，13引脚（BO）输出低电平，LM555的时钟脉冲不能通过U12A（74LS00），74LS192由于没有时钟脉冲输入，停止减计数，时间显示静止不动。如果中途有选手抢答，U2B（74LS279）的13引脚（2Q2）输出高电平，经U12C(74LS00)反向成低电平0输入U12D(74LS00)的其中一端，使时钟脉冲不能通过U12D(74LS00)，74LS192由于没有时钟脉冲输入，停止减计数，时间显示静止不动。本设计增加了可设定定时长短的电路，由两片74LS90构成的加计数器，电路如下图1-18。.图1-18J10为清零按钮，按下后74LS90的R01、R02、R91、R92置低电平，两个74LS90清零。J1为加时间按钮，按下后给U14(74LS90)的14引脚（INA）下降沿，计数加一。此时支持人的S1处于停止状态，U19和U10的11引脚（LOAD）为低电平，QA~QD分别等于U13和U14的QA~QD，数码管显示的是正在设定的时间是多少。S1拨到开始状态后，LOAD置高电平，U9和U10从开始前显示的时间开始倒计时。S1再次拨到停止位时，时间复位到原来设定的时间数。定时电路总的电路图如下图1-19所示：图1-19该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。74192的预置数由两个74LS90构成的计数器实现预置数，由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管DPY_7-SEG上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。声响电路如下图1-20所示，主要由单稳态触发器SN74121和蜂鸣器组成。蜂鸣器接上电源就能发出声音，相比于使用扬声器而言，省去了音频振荡电路，使电路更加简单可靠。其中R18=100K、C15=10uF，单稳态触发器触发后的暂态持续时间大约是0.5S，也就是蜂鸣器持续发出声响时间是0.5S。SN74121引脚图和逻辑图如下图1-21：图1-21SN74121的5引脚（B）接S1的一端，当S1拨向开始后，5引脚（B）电平变高电平，有一个上升沿，触发器触发，蜂鸣器发出声响。U18A(74LS08)输出端接SN74121的3引脚（A1），输入端接U3(74LS148)的14引脚（GS），抢答开始后，SN74121的5引脚（B），4引脚（A2）为高电平，当有选手按下按钮后，U3(74LS148)的14引脚（GS）输出一个负脉冲，触发器触发，蜂鸣器发出声响。与门U18A(74LS08)起到时延的作用，保证电路的时序的正确性，使电路能正常工作。SN74121的4引脚（A2）接秒十位的74LS192的13引脚（BO），没有选手抢答时，当定时抢答时间到时，SN74121的5引脚（B），3引脚（A1）为高电平，秒十位的74LS192的13引脚（BO）输出低电平，使SN74121的4引脚（A2）有一个下降沿，触发器触发，蜂鸣器发出声响。电路图中的DCD_BARGRAPH作用是仿真时能看到蜂鸣器两端电压的高低，用于辨别蜂鸣器是否发出声音。抢答器用的是七段共阳的数码管，其原理图和引脚图如下图1-22