2 EDA设计流程及相关工具

第二章EDA设计流程及相关工具2.1EDA设计流程系统产品设计规范设计输入功能仿真逻辑综合和优化布局和布线适配时序分析系统上验证修改设计2.1.1设计输入系统产品设计规范设计输入功能仿真逻辑综合和优化布局和布线适配时序分析系统上验证修改设计设计输入将电路系统以一定的表达方式输入到计算机，是在EDA软件平台上对FPGA/CPLD开发的最初步骤。一般，可以分为以下两种类型：„图形输入„文本输入一、图形输入图形输入通常包含以下三种方法，其中最常用的方法是原理图输入法，其余两种方法使用得较少。„原理图输入„状态图输入„波形图输入1、状态图输入法状态图输入的方法就是根据电路的控制条件和不同的转换方式，用绘图的方法，在EDA工具的状态图编辑器上绘出状态图，然后由EDA编译器和综合器将此状态变化流程图形编译综合为电路网表。状态图输入法2、波形图输入法波形图输入方法是将待设计的电路看成一个黑盒子，不管内部的功能如何实现，而只需定义出该黑盒子的输入，输出信号的时序波形图。EDA工具就根据波形图来实现其内部的结构。这种输入方法的使用比较少。特别是输入输出信号较多，时序逻辑比较复杂的情况。3、原理图输入法原理图输入法是一种类似传统的电子设计方法的原理图编辑的输入方式，即在EDA软件的图形编辑界面上绘制电路原理图。原理图由逻辑器件和连线构成。图中的逻辑器件是EDA软件库中设计好的各种模块，如一些常用的门电路，触发器，计数器等等。例子原理图输入法的优点„方法和protel等电路设计软件相识，形象直观。适用初学和教学演示。„设计者不需要学习新的相关知识，上手快。„对于较小的电路模型，其结构与实际电路十分接近。设计者易于把握全局。„易于控制逻辑资源的耗用，节省面积。原理图输入法的缺点„图形文件的兼容性差。使得设计的移植和重复利用十分困难。如果更改PLD器件的话，就需要重新绘制。导致设计的效率低。„需要设计人员具有一定电路设计经验。„当电路规模较大时，其易读性差。„无法进行自顶向下的设计方法。„优化的空间十分有限。二、HDL文本输入这种方式与传统的计算机软件语言编辑输入基本一致。其优点有：„与工艺无关。„便于设计的移植和重用。„设计的可读性好。„采用了自顶向下的设计思想。2.1.2功能仿真系统产品设计规范设计输入功能仿真逻辑综合和优化布局和布线适配时序分析系统上验证修改设计功能仿真仿真的目的是验证功能电路的正确性，发现、定位、修改错误。功能仿真也叫前仿真。用户的设计电路在综合之前进行逻辑功能的验证。此时的验证是没有延时信息的。仿真过程不涉及任何具体器件的硬件特性。仿真的速度也比较快。2.1.3逻辑综合和优化系统产品设计规范设计输入功能仿真逻辑综合和优化布局和布线适配时序分析系统上验证修改设计逻辑综合和优化在电子设计领域综合可以理解为：将行为和功能层次表达的电路系统转换为低层次的便于具体实现的模块组合的过程。在此，该阶段的逻辑综合和优化就是将输入的设计，根据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合。最终获得门级电路甚至更底层的电路描述网表。门级电路2.1.4适配系统产品设计规范设计输入功能仿真逻辑综合和优化布局和布线适配时序分析系统上验证修改设计适配确定经过综合，优化以后的逻辑能否与PLD器件中的宏单元和I/O单元适配。然后将电路设计分割为多个便于识别的逻辑小块形式映射到器件的相应的宏单元。这个过程是和所选PLD器件的结构相关联的。2.1.5布局布线系统产品设计规范设计输入功能仿真逻辑综合和优化布局和布线适配时序分析系统上验证修改设计布局布线布局就是将映射后的逻辑块和I/O块分配到PLD器件内部的合适的物理位置。布线就是在完成布局后，利用PLD器件内部的布线资源来完成各种逻辑块和I/O块之间的电器连接。布局布线的概念与protel中的布局布线概念是类似的。2.1.6时序分析系统产品设计规范设计输入功能仿真逻辑综合和优化布局和布线适配时序分析系统上验证修改设计时序分析时序分析又称为时序仿真，或者是后仿真。由于不同器件的内部延时的不一样，不同的布局布线方案也给延时造成不同的影响，因此在完成布局布线后，对系统和各模块精心时序仿真，分析时序关系，估计设计的性能，以及检查和消除竞争冒险等是很有必要的。2.1.7系统上验证系统产品设计规范设计输入功能仿真逻辑综合和优化布局和布线适配时序分析系统上验证修改设计系统上验证当完成以上步骤后，就需要将设计的电路下载到PLD器件中进行实际的验证。通常，对CPLD的下载称为编程；对FPGA的SRAM进行的下载称为配置，但对FPGA的配置ROM进行的下载，也称为编程。2.2常用EDA工具软件对应于EDA设计的流程，每个环节都有各自的工具软件。但是，在流程中与PLD器件关系比较紧密的环节一般都是由该器件的生产厂家提供相应的工具软件来进行处理。而对于与器件无关的环节的EDA工具软件，就由器件的生产厂家和第三方专业EDA工具供应商来提供。一般说来，第三方的工具软件的功能都比较强大。2.2.1设计输入工具原理图输入方式，状态图输入方式，波形图输入方式多数情况都是使用PLD厂家提供的工具软件。如果要使用第三方的工具软件，一般都需要生成EDIF文件来传递到下一个环节。文本输入方式的工具软件就比较丰富了，任何文本编辑器都可以进行设计的输入。常用的有UltraEdit、VIM、XEmacs、SourceInsight等等。2.2.2仿真工具仿真是EDA设计中必不可少的一个重要环节。也是设计过程中最耗时，最艰难的一个环节。仿真可分为功能仿真和时序仿真。一般仿真工具对两种都支持。根据硬件描述语言的不同一般可以分为：VHDL仿真器、Verilog仿真器、混合仿真器、其他语言仿真器。仿真工具目前比较著名的仿真工具软件有：„ModelTechnology公司的Modelsim„Aldec公司的ActiveHDL„Synopsys公司的VCS„Cadence公司的NC－SIM仿真工具2.2.3综合工具综合是PLD设计中的重要环节，综合结果的好坏直接影响布局布线结果的最终效果。好的综合器能够使设计占用最小的面积，工作频率最高。目前，成熟的综合器比较少，主要有：●Synopsys公司的FPGAComplier●Synopsys公司的FPGAExpress●Synplicity公司的Synplify、SynplifyPro●Mentor公司的LeonardoSpectrum2.2.4集成开发环境Altera公司1、MAXPLUS－II2、QUARTUS－IIXilinx公司1、FOUNDATION2、ISEISE第三章思考题：1、PLD的设计流程2、什么是综合？3、常用的PLD设计软件工具。