74ls160

实验报告中规模集成计数器数字钟的设计班级：09自动化姓名：刘博宇学号：09321046一实验名称运用中规模集成计数器设计一个数字钟二实验目的及要求1.用LED数码管显示时、分、秒。小时为3小时进制，分为20分钟进制，秒为10秒进制；2.掌握多位计数器相连的方法；3.了解数字时钟的工作原理；4.掌握计数器的工作原理及连接方法；5.用EWB平台进行功能仿真。三实验中所用的仪器设备74LS160计数器4个，与门、与非门各2个，LED数码显示屏4个，1个时钟。74LS160功能简介CLK是脉冲输入端；RCO是进位信号输出端；ENP和ENT是计数器工作状态端；CLR是异步清零端；LOAD是置数端；VCC接正电源，GND接地；A～D是数据输入端，QA～QD是计数器状态输出端。电源电压5V，输入电压5V。其状态表下所示：输入输出注CLRLDENTENPCLKABCDQAn+1QBn+1QCn+1QDn+1CO01111x0111xx10xxx1x0x↑↑xxxaxxxxbxxxxcxxxxdxxx0000abcd计数保持保持00清零置数与门（与非门）真值表与门与非门四实验线路五实验结果1.启动电路时，可以观察到数字时钟的秒位开始计时，计数到9后复位到0，并向“分”位进位；2.可以观察到数字时钟的分位开始计时时，计数到19后复位到0，并向“时”位进位；3.可以观察到数字时钟的时位开始计时时，计数到2后复位到0，之后从秒位重新开始计时。六讨论分析74ls160计数到9时，ROC端为1，第一次设计电路时将低级74ls160的RCO端直接接到第三级74ls160的使能端ENP时，导致分个位进位到分十位时，分十位的数字不能锁定，故采用与门，将使能端接到高电平。七实验总结经过此次实验设计，我受益匪浅。在了解并掌握数字时钟的原理后开始着手设计，通过翻阅工具书了解到一些设计理念，并运用仿真软件对电路进行仿真。期间发现许多问题，经过反复改正电路中的错误，不断地仿真，终于将本次课程设计做完了。在本次课程设计过程中，不仅提高了自己对问题的分析能力而且增强了自己独立思考的能力。通过和同学的交流，发现到自己的不足并及时加以改正。通过这次数字时钟的设计，不仅加深了我对CAD这门课的了解，同时也深知模电与数电的重要性，而且让我对EWB仿真软件有了初步的了解和认识。使用EWB仿真软件，可以让我们在虚拟的环境中实行实验，不需要真实电路环境的介入，不必顾及仪器设备的短缺与时间环境的限制，能够极大提高实验效率。总之，在这次课程设计中，我学到了很多书本上所没有的东西，懂得了理论和实践相结合的必要性以及团队合作的重要性。由于长期的理论知识的学习使得自己在实践方面有所欠缺，因此在以后的学习中，我不仅要把理论知识掌握牢固，更要提高自己的动手能力、创新能力以及培养团队合作的意识。