篮球竞赛30秒计时器

北京电子科技学院课程设计报告(2009--2010年度第二学期)名称：数字电子技术课程设计题目：篮球竞赛30秒计时器学号：20081223学生姓名：林薇成绩：日期：2010年5月20日目录一、电子技术课程设计的目的与要求…………………………1二、课程设计名称及设计要求…………………………………1三、系统框图及简要说明………………………………………1四、方案选择与论证……………………………………………2五、单元电路设计（原理、芯片、参数计算等）……………2六、总体电路……………………………………………………7七、实验过程……………………………………………………8八、心得体会……………………………………………………8附录I：总原理图………………………………………………10附录II：元器件清单…………………………………………11附录III：参考文献……………………………………………11第1页一、电子技术课程设计的目的与要求1.课程设计目的：课程设计作为数字电子技术课程的重要组成部分，目的是使学生进一步理解课程内容，基本掌握数字系统设计和调试的方法，增加集成电路应用知识，培养学生的实际动手能力以及分析、解决问题的能力。按照本专业培养方案要求，学完专业基础课数字电子技术课程后，要进行课程设计，其目的是使学生更好地巩固和加深对基础知识的理解，初步掌握设计小型数字系统的方法，独立完成系统设计及调试，增强学生理论联系实际的能力，培养学生电路分析和逻辑设计能力。通过动手实践教学，引导学生在已有的理论指导下有所创新，培养学生的发散思维，为专业课的学习和日后工程实践奠定基础。2.课程设计要求：（1）教学基本要求要求学生独立完成选题设计，掌握数字系统设计方法；完成系统的组装及调试工作；在课程设计中注重培养工程质量意识，按要求写出课程设计报告。（2）能力培养要求1）通过查阅手册和有关文献资料培养学生独立分析和解决实际问题的能力。2）通过实际电路方案的分析比较、设计计算、元件选取、安装调试等环节，掌握简单实用电路的分析方法和工程设计方法。3）掌握常用仪器、设备的使用方法，学会简单的实验调试，提高动手能力。4）综合应用课程中学到的理论知识独立地去完成一个设计任务。5）培养认真细心的工作作风和严谨的科学态度。二．课程设计的名称及设计要求1.设计题目：篮球竞赛30秒计时器2.设计任务：本课题要求设计一个实用的篮球竞赛30秒计时器。适用于篮球竞赛计时使用。3.设计要求：（1）30秒计时器具有显示30秒的计时功能。（2）系统设置外部操作开关，控制计时器的直接清零、启动和暂停／连续功能。（3）计时器为30秒递减计时，其计时间隔为1秒。（4）当计时器递减计时到零时，数码显示器不能灭灯，应发出光电报警信号。三．系统框图及简要说明1.系统框图：如图1所示图1系统框图篮球竞赛30秒计时器555定时器产生1HZ的时钟信号74LS190设计实现30秒倒计时74LS248来驱动七段字符显示器来显示时间门电路和触发器控制启动、清零和暂停/连续第2页2.设计说明：根据设计要求，30秒计时器需要计数并且是倒计时的减法计数，可以利用可逆计数器来实现减法的计数，由于是十进制的计数，所以采用74LS190芯片来设计。因为是时序逻辑电路的设计，所以要用555定时器产生的时钟信号来驱动减法计数器。然后，通过显示译码管进行数字显示。四．方案选择与论证1.设计方案：方案的选择已在系统框图中显示出来，就是利用两片可逆计数器通过串行进位方式来实现30秒的倒计时。2.方案论证：首先，是利用555定时器来实现时钟信号的产生，555定时器是一种多用途的数字-模拟混合集成电路，利用它能极方便地构成多谐振荡器，即能产生稳定的时钟信号，并且通过调节相关电阻的阻值和电容的容值，可以设计出不同频率的时钟信号。其次，可逆计数器74LS190，可以实现加法或减法的计数，通过设定加/减控制信号U’/D=1可进行减法计数，由于芯片本身就带有异步的置数端LOAD且为低有效，通过设定置数信号LOAD=0可实现置数清零（清为30）的功能。由于当置数端的信号为高有效并且在使能端CTEN=0时，当时钟的上升沿来临时可进行减法计数，所以通过设计置数信号LOAD=1可实现启动的功能。另外，通过门电路可控制时钟的输入，从而实现暂停/连续的功能。又由于30秒的倒计时需要用两片的74LS190芯片才能实现，个位芯片的串行时钟输出端CO是低有效的，当状态为0时，输出为CO=0，下一个状态变为9时，输出为CO=1，所以有一个上升沿的产生，这正可以作为十位芯片的时钟信号，从而采用串行借位方式来实现30秒的倒计时。最后，BCD-七段显示译码管74LS248，可以实现将BCD代码译成数码管所需的驱动信号，以便使数码管用十进制数字显示出BCD代码所表示的数值。综上所述，就可以实现篮球竞赛30秒计时器设计的全部功能。五．单元电路设计1.555定时器单元（1）原理：1)集成定时器电路习惯上称为555电路，这是因为内部参考电压使用了3个5k欧的电阻分压，故取此名。555电路，这是一种数字和模拟的混合型的中规模集成电路，它能产生时间延迟和多种脉冲信号。555定时器如图2所示：图2555定时器的电路结构它含有3个分压电阻和两个高、低电平比较C1、C2，一个基本RS触发器，一个放电开关T。高电平第3页比较器C1的同相输入端参考电平为2Vcc/3，低电平比较器C2的反相输入端的参考电平为Vcc/3，C1与C2的输出端控制基本RS触发器状态和放电管开关状态。当输入信号自6管脚输入并超过2Vcc/3时，触发器置为0，定时器的输出端3管脚输出低电平，同时放电开关管导通；当输入自2管脚输入并低于Vcc/3时，触发器置为1，定时器的输出端3管脚输出高电平，同时放电开关管截止。RD’是直接复位端，当RD’=0时，定时器输出低电平。平时RD’端开路。VC是外接控制电压输入端（5管脚），当VC外接一个输入电压Uvc时，则改变比较器的参考电压（UT+=Uvc,UT-=Uvc/2）；不外接电压时，通常接一个0.01uf的电容器到地，起滤波作用，以消除干扰，确保参考电平稳定。T为放电管，当T导通时，将给接于7管脚的电容器提供放电通路。2）多谐振荡器是一种自激振荡器，在接通电源以后，不需要外加触发信号，便能自动地产生矩形脉冲，即能产生时钟脉冲。利用555定时器接成多谐振荡器，只要将555定时器的VI1（TH）和VI2（TR’）连在一起，然后再将VO经RC积分电路接回输入端就可以了。如图3所示：产生的时钟脉冲的周期T等于电容C的充电时间T1与放电时间T2之和，即T=T1+T2。其中T1=(R1+R2)Cln(Vcc-VT-)/(Vcc-VT+)=(R1+R2)Cln2T2=R2*Cln(0-VT+)/(0-VT-)=R2*Cln2所以T=T1+T2=(R1+2R2)Cln2图3用555接成的多谐振荡器（2）芯片的型号NE555芯片，管脚如图4所示:图4NE555管脚图（3）参数计算根据要求，设计的时钟脉冲的周期为1s,所以根据上述公式，T=(R1+2R2)Cln2=1设占空比q=(R1+R2)/(R1+2R2)=2/3,可得R1=R2，取C=10uf,则代入上式得到3R1*Cln2=1，R1=R2=1/3*Cln2=1/3*0.00001*0.69=48k欧第4页由于实验室的电阻只有51k与47k,而且误差不是很大，计算（51+47*2）*0.00001*0.69=1.0005所以，取R1=51k,R2=47k。如图5所示：图5时钟脉冲为1HZ的多谐振荡器2.30秒减法计数单元（1）原理：1）74LS190的原理74LS190是同步十进制可逆计数器，它是靠加/减控制端来实现加法计数和减法计数的。其引脚排列如图6，功能表如表1所示。图674LS190集成芯片管脚图引脚说明：D0～D3：数据输入端CT’：使能控制端（低电平有效）CP：时钟输入端LD’：异步预置数控制端（低电平有效）U’/D：加/减计数方式控制端C/B：进位输出/借位输出端Q0～Q3：数据输出端CO：串行时钟输出端（低电平有效）74LS190的预置是异步的。当预置数控制端LD’为低电平时，不管时钟端CP状态如何，输出端（Q0～Q3）即可预置成与数据输入端（D0～D3）相一致的状态。74LS190的计数是同步的，靠CP同时加在四个触发器上而实现的。当使能控制端CT’为低电平时，在CP上升沿作用下Q0～Q3同时变化，从而消除了异步计数器中出现的计数尖峰。当计数方式控制端U’/D为低电平时进行加计数；当U’/D为高电平时进行减计数。74LS190有超前进位功能。当计数上溢或下溢时，进位/借位输出端C/B输出一个宽度约等于CP脉冲周期的高电平脉冲；串行时钟输出端CO输出一个宽度等于CP低电平部分的低电平脉冲。输入输出LDCTDU/CPD0D1D2D3Q0Q1Q2Q30×××d0d1d2d3100↑××××101↑××××11××××××d0d1d2d3加计数减计数保持VCCD0CORCC/BLDD2D374LS190D1Q1Q0CTU/DQ2Q3GND表174LS190功能表第5页2）30秒倒计时的原理30秒的倒计时需要用两片的74LS190芯片才能实现。根据上述74LS190的功能，个位芯片的串行时钟输出端CO是低有效的，当状态为0时，输出为CO=0，下一个状态变为9时，输出为CO=1，所以有一个上升沿的产生，这正可以作为十位芯片的时钟信号，从而采用串行借位方式来实现30秒的倒计时。让两个芯片的使能端CT’=0，加/减计数方式控制端U’/D=1，同时让个位芯片的数据输入端（D0～D3）=0000，十位芯片的数据输入端（D0～D3）=0011，当置数信号LD’=0，输出为30，当置数信号LD’=1，当时钟CP的上升沿来临时，开始30秒倒计时计数。3.译码显示单元（1）74LS248的逻辑图和管脚图如图7所示，半导体数码管的管脚图如图8所示。图774LS248逻辑图和管脚图（2）74LS248的工作原理：1）74LS248真值表，如表2所示表274LS248真值表第6页2）附加控制端功能：灯测试输入LT’=0时，七段同时点亮；LT’=1时，处于正常工作状态。灭零输入RBI’=0时，应显示的0被熄灭；RBI’=1时，0可以正常显示。灭灯输入BI’/灭零输出RBO’：复合控制端口灭灯输入BI’：=0时，各段同时熄灭，不显示数字；灭零输出RBO’：当A3A2A1A0=0000，且RBI’=0时，RBO’=0，表示显示的0被熄灭。3）正常译码显示：只要灭灯输入信号BI’，灯测试输入信号LT’和灭灯输入BI’/灭零输出RBO’为高电平，就可对输入为十进制数0～15的二进制码（0000～1111）进行译码，产生显示0～15所需的七段显示码（其中10～15用特殊符号显示）。（3）半导体数码管1）半导体数码管的管脚图和等效电路，如图8所示：2）半导体数码管：工作电压低、体积小、寿命长、可靠性高、亮度高、响应速度快。工作电流大，一般为10mA左右。只要让8或3管脚接地，然后把译码器的输出端接到数码管相应的端口，就可以显示出数字来图8半导体数码管的管脚图和等效电路（4）用74LS248驱动半导体数码管，如图9所示第7页图9用74LS248驱动半导体数码管的连接图4.控制单元让74LS190的两个芯片的使能端CT’=0，加/减计数方式控制端U’/D=1，通过门电路控制置数信号LD’=0可实现清零（清为30）的功能；控制置数端LD’=1，当时钟CP的上升沿来临时，可进行减法计数，可实现启动的功能。另外，通过控制时钟CP的输入与否，从而实现暂停/连续的功能，如图10。1）当十位和个位的输出不为0时，C/B端都为0，当输出为0时，C/B端都为1，只要把两个C/B端利用非门74LS04取反作为或非门的输入，或非门74LS02输出端接一个发光二极管，同时或非门输出与555产生的1HZ脉冲信号作为另一个或非门的输入，则当十位和个位的输出都为0时，第一个或非门的输