基于ADS的L波段频率源设计

基于ADS的L波段频率源设计朱庆福摘要：本文介绍了利用ADS仿真软件对频率合成器进行前期评估设计，利用ADS对锁相环路的频域开环特性、闭环特性进行了仿真，并得到了三阶环路中电阻和电容的元件值，避免了复杂的手工计算，提高了工作效率；然后对频率合成器的相位噪声进行了仿真。后期采用AD公司的ADF4360-5制作了L波段频率源，最后对该频率源进行了测试，从测试结果可以看出，仿真结果与测试结果较为吻合。关键词：频率合成;相位噪声；ADF4360-5；ADS1、引言锁相环是现代通信系统中的关键模块，并且随着集成电路技术的发展而得到广泛的工业应用。锁相环的应用领域主要包括射频收发信机中的频率合成器、高速数据通信与光纤通信中的时钟与数据恢复电路和微处理器与数字信号处理器中的时钟合成器等。随着现代军事、国防及无线通信的发展，移动通信、雷达、制导武器、电子测量仪器和电子对抗等电系统对频率合成器提出了越来越高的要求【1】。本文利用Agilent公司的ADS仿真软件可以完成对锁相环PLL的前期评估，最后应用AD公司的ADF4360-5集成锁相环芯片设计了小低相位噪声的频率合成器，其频率输出范围为1300MHz-1400MHz。2、技术指标输出频率：1300MHz~1400MHz相位噪声：-90dBc/Hz@10kHz-110dBc/Hz@200kHz频率步进：5MHz输出频率：≥0dBm3、ADS仿真设计考虑到频率源的指标以及实现的复杂程度，方案采用AD公司的集成锁相环芯片ADF4360-5进行了设计，从而使得该频率源体积较小。为了分析和评估本文提出的频率综合器的性能，采用Agilent公司的仿真软件ADS对该锁相环进行开环特性、闭环特性以及相位噪声进行了仿真。3.2PLL的开环特性和闭环特性仿真锁相环环路响应仿真图如图1所示，利用该模板可以对锁相环的开环特性和闭环特性进行仿真，同时可以对环路的元件值进行优化，并且可以得到环路滤波器中电阻和电容的元件值。如图1所示，变量列表VAR1内是环路各模块的参数，KV是VCO的压控灵敏度，由于本设计使用的是集成VCO的锁相环芯片ADF4360-5，由器件资料可知，这里需要设为12MHz；Id是电荷泵电流，设置为0.0025，即2.5mA；由于在该设计中鉴相频率为5MHz，仿真输出为1.4GHz，所以射频分频器的分频比需要设置为280。变量列表VAR2内是环路滤波器元件值，只要设置好了优化目标和元件值的初值及优化范围，就可以利用ADS的优化功能得到元件值，提高了工作效率。变量列表VAR3内是设计目标参数，UnityGainFreq是期望的环路带宽，为了使该频率源得到较好的相位噪声性能和杂散指标，在这里环路带宽设置为50KHz，Min_Phase_Margin和Max_Phase_Margin是期望的最小和最大相位裕量值，由于鉴相频率为5MHz，考虑到鉴相泄露，将杂散频率SpurFreq设置为5MHz，杂散衰减CL_SpurAtten设置为70dB。设置完以上参数后，在加上交流仿真器、优化目标控件、扫描计划控件以及优化器控件，就可以对环路滤波器的元件值进行优化设计，最后得到的仿真结果如图2、3所示。图1PLL环路响应仿真图2PLL的开环和闭环仿真曲线从图中仿真结果可以看出，获得的相位裕量为45度，增益裕量为27dB，环路带宽为50KHz，可见系统是稳定的。环路滤波器的设计【2】和调试在锁相跳频源设计中占很重要的位置，它直接关系到相位噪声、杂散抑制、跳频时间和环路稳定等。利用图1的仿真模块可以方便的计算出环路滤波器的参数值。图3为环路滤波器的元件值，在最终的调试中只要选择最接近的电阻电容就可以轻松完成最终的设计。图3PLL的元件值3.2PLL的相位噪声仿真相位噪声仿真原理图如图4所示，为了得到输出信号较为准确的相噪仿真结果，需要对锁相环路各个组成部分的相位噪声进行正确设置。本设计选用的晶振为NV45G-S12DF-100MHZ，晶振和VCO的噪声可以由器件资料得到。而分频器的底噪可以通过计算得到，由ADF4360-5的器件资料可知，其1Hz归一化噪声基底为-217dBc/Hz，因此，在5MHz鉴相时，器件的底噪为-217+10lg（5*106）=-150。在正确输入锁相环各部分的噪声参数后，在把由上面计算得到的环路元件值带入，就可以得到相位噪声曲线，如图5、6所示。由图5可知，该设计可以满足设计指表要求。图4PLL的相位噪声仿真原理图图5PLL的相位噪声仿真曲线图6PLL的相位噪声仿真结果4、软件设计图7ADF4360-5控制时序图图7是某一个寄存器的置数时序图【3】，完成频率预置需要对三个寄存器进行操作：R寄存器、控制寄存器、N寄存器。有一点需要注意的是控制寄存器和N寄存器之间的送数时间间隔有要求。本设计使用单片机AT89C52对频率合成器进行控制，用C51编程。以下程序是对ADF4360-5行初始化编程，输出频率为610MHz。其中sbitLE_4360=P2^0;sbitCLK=P2^6;send8bit()是给PLL送8bit数程序,delay()是延时程序。voidInit4360_5（void）//使用100MHz晶振{//******R******CLK=0;LE_4360=0;send8bit(0x36);send8bit(0x00);send8bit(0x51);//R=20LE_4360=1;//******function******CLK=0;LE_4360=0;send8bit(0x4f);send8bit(0xf5);send8bit(0x28);//P=8LE_4360=1;//******N******CLK=0;LE_4360=0;delay(1000);delay(1000);send8bit(0x00);send8bit(0x11);send8bit(0x22);LE_4360=1;}5、实验及测量结果为了检验本文中给出的频率综合器的性能，使用Agilent公司的频谱仪E4407B对扫频源的相位噪声行测量，测量结果如8、9所示。1300-1400MHz包含了很多频点，测试的时候选择了一系列比较有代表性的点进行测量，限于篇幅，这里给出1400MHz频点相位噪声测量结果。从图中可以看出，相噪为-91dBc/Hz@10KHz，-110dBc/Hz@200KHz，输出功率大于0dBm，从图中可以看出测试结果满足了设计目标。图8频率合成器偏离10kHz相位噪声图9频率合成器偏离200kHz相位噪声6、结论本文利用Agilent公司的ADS软件对锁相环的开环特性、闭环特性进行了仿真，同时给出了锁相环的相位噪声仿真结果，与测试结果一致，达到了技术指标的要求。ADS可以对锁相环的前期设计进行评估，是射频线路工程师的良好设计工具，大大提高了工作效率。因而可在射频电路系统中得到推广应用。参考文献[1]恽小华现代频率合成技术综述，电子学报，1995[2]白居宪.《低噪声频率合成》西安电子科技大学1995[3]AnalogDevices,Inc.,PLLFrequencySynthesizer,ADF4360-5,DeviceDatasheet,2003作者简介：朱庆福（1982−），男，山东济宁人，电子科技大学电工学院06级硕士研究生，现在成都联帮微波通信工程有限公司从事频率源方向的研究。联系方式:成都市武侯区武科东三路9-2号邮编610045E_mail:[e-mail]电话：[phone]