K60中文手册14-40

14低功耗模式14.1简介PMC包括内部电压调节器，上电复位（POR）以及低电压检测系统。模式控制器控制PMC，本节主要的内容包含设备的所有复位。14.2特征电源管理控制特征包括以下几个方面（1）内部电压调节器；（2）在检测到低电压时的有效上电复位；（3）低电压检测保护，包括：多个可编程脱扣电压、警告和检测中断控制、在低电压检测时驱动复位。14.3低电压检测系统（LVD）芯片包括一个防范低电压状态的系统，使芯片电压变化时能保护存储器内容并控制MCU的系统状态。该系统是由一个上电复位（POR）电路和一个电压LVD电路组成的。对于LVD电压，用户可选择脱扣电压有高（VLVDH）或低（VLVDL）两种。脱扣电压由LVDSC1[LVDV]位决定。进入VLPx，LLS和VLLSx模式时LVD被禁止。有两个标志位可以用来指示低电压检测系统的状态：（1）低电压检测标志（lowvoltagedetectflag，LVDF）在电平敏感的方式工作。当内部供电低于选定的内部监控阈值（VLVD）时LVDF位被置1。只有当内部供电回复到阈值电压之上时，才能通过LVDACK位写1才可将LVDF位清0。否则，LVDF位保持为1。（2）低电压警告标志（lowvoltagewarningflag，LVWF）在电平敏感的方式工作。当内部供电低于选定的内部监控阈值（LVWF）时LVDF位被置1。只有当内部供电回复到阈值电压之上时，才能通过LVDACK位写1才可将LVWF位清0。否则，LVWF位保持为1。14.3.1低电压复位操作通过设置LVDRE位，检测到一个低电压状态后LVD产生一个复位。低电压检测阈值取决于LVDV位。在LVD复位后，LVD系统保持MCU的复位状态直到供电升高超过此阈值。LVD或上电复位后SRS寄存器中的LVD位被置1。14.3.2低电压中断操作若需中断操作，则要配置LVD电路（LVDIE置1，LVDRE清0）；LVDSC1[LVDF]置1并且当检测到一个低电压状态是就会产生一个LVD中断请求。通过LVDSC1[LVDACK]位写1才可将LVDF位清0。14.3.3低电压警告中断操作（Low-VoltageWarning，LVW）LVD系统包含一个低电压警告标志用以指示供电已经临近LVW电压但高于LVD电压。LVW也有一个中断，LVDSC2[LVWIE]位置1可以使能中断请求。若中断请求使能，则当LVWF置1时，一个LVW中断请求将产生。通过向LVDSC2[LVWACK]位写1将LVWF位清0。LVDSC2[LVWV]位选定四个脱扣电压中的一个：最高（VLVW4）、两个中等（VLVW3和VLVW2）、最低（VLVW1）。14.4PMC存储器映射/寄存器定义下表是PMC相关的寄存器。绝对地址寄存器名称位宽访问复位值相关章节4007_D000低电压检测状态与控制1寄存器（PMC_LVDSC1）8读/写10H芯片手册14.4.14007_D001低电压检测状态与控制2寄存器（PMC_LVDSC2）8读/写00H芯片手册14.4.24007_D002调节状态与控制寄存器（PMC_REGSC）8读/写00H芯片手册14.4.314.4.1低电压检测状态与控制1寄存器（PMC_LVDSC1）此寄存器包含状态与控制位以支持低电压检测功能。此寄存器需在复位初始化程序时根据需要进行配置，即使之前写入的设置就是需要配置也要重新写一次。当设备在超低电压或低功耗模式，无论LVDSC1怎样设置，LVD系统将被禁止。为了保护系统，必须使得LVD总是启动，配置电源模式保护寄存器（powermodeprotectionregister，PMPROT）以禁止任何超低电压或低功耗模式被使能。参见设备芯片手册获取更详细的LVD信息。注意：此寄存器的复位值取决于复位类型：（1）POR—0x10；（2）其他复位—4位置1，1-0位不受影响。PMC_LVDSC1各段说明段名说明7LVDF低电压检测标志此只读状态位指示一个低电压检测事件。0低电压事件未检测到1低电压时间已检测到6LVDACK低电压检测应答此只写一次位用来应答低电压检测错误（写1将LVDF清0），读为0。5LVDIE低电压检测中断使能位LVDF使能硬件中断0硬件中断禁止（使用查询法）1当LVDF=1是产生硬件中断请求4LVDRE低电压检测复位使能此只写一次位使能LVDF时间以产生一个硬件复位，更多的写操作将被忽略。0LVD不产生硬件复位1当LVDF=1时强制MCU复位3–2Reserved保留位，只读，值为0。1–0LVDV低电压检测电压选择选择LVD段点电压（VLVD）00低段点选定（VLVD=VLVDL）01高段点选定（VLVD=VLVDH）10保留11保留14.4.2低电压检测状态与控制2寄存器（PMC_LVDSC2）此寄存器包含状态与控制位以支持低电压检测功能。当设备在超低电压或低功耗模式，无论LVDSC2怎样设置，LVD系统将被禁止。参见设备芯片手册获取更详细的LVD信息。注意：LVW脱扣电压取决于LVWV和LVDV位。注意：此寄存器的复位值取决于复位类型：（1）POR—0x00；（2）其他复位—1-0位不受影响。地址：PMC_LVDSC2–4007_D000h基址+1h偏移量=4007_D001hPMC_LVDSC2各段说明段名说明7LVWF低电压警告标志此只读状态位指示一个低电压警告事件。当Vsupply低于段点或在复位之后Vsupply低于VLVW时LVWF置1。0低电压警告事件未检测到1低电压警告时间被检测到6LVWACK低电压警告应答此只写一次位用于应答低电压警告错误（写1对LVWF清0）。读返回0。5LVWIE低电压警告中断使能位LVWF使能硬件中断请求0硬件中断禁止（使用查询方式）1当LVWF=1时产生一个硬件中断请求4–2Reserved保留位，只读，值为0。1–0LVWV低电压警告电压选择选择LVW段点电压（VLVW），实际警告电压取决于LVDSC1[LVDV]00低段点选定（VLVW=VLVW1）01中1段点选定（VLVW=VLVW2）10中2段点选定（VLVW=VLVW3）11高段点选定（VLVW=VLV4）14.4.3调节器状态与控制寄存器（PMC_REGSC）电压管理控制器包含一个内部电压调节器。电压调节器用于带隙参考，同样可以用于一个缓存作为输入到指定的内部外设。内部调节器提供一个状态位（REGONS）指示调节器处于运行调节状态。当用于从低电压或超低电压，此时频率被限制于正常运行模式，跳出时可以使用。应用的频率在调整器未处于运行调节状态（(REGONS=1）时不能提高。地址：PMC_REGSC–4007_D000h基址+2h偏移量=4007_D002hPMC_REGSC各段说明段名说明7–5Reserved保留位，只读，值为0。4TRAMPO对有FlexNVM的设备：当设备上的FlexNVM被配置为传统的RAM，此位使能VLLS2模式下的RAM的电源。0对有FlexNVM的设备：VLLS2传统的RAM未供电。对只有可编程flash的设备：没有作用1对有FlexNVM的设备：VLLS2传统的RAM有供电。对只有可编程flash的设备：没有作用3VLPRS超低电压运行状态此只读位指示当前VLPR的运行模式。0MCU未在VLPR模式1MCU在VLPR模式2REGONS运行调整下调整器状态此只读为指示当前内部电压调整器的状态。0调整器处于停止调整或正在转换状态1调整器处于运行调整1Reserved保留。0BGBE带隙缓冲使能使能带隙缓冲。0带隙缓冲禁止1带隙缓冲使能第24章多用途时钟信号生成器（MCG）24.1介绍多用途多用途时钟信号生成器（MCG）模块为MCU提供多种时钟源选项。这个模块由一个频率环锁（FLL）和一个相位环锁（PLL）组成。FLL可由一个内部或外部参考时钟控制，而PLL可由一个外部参考时钟控制。这个模块要么在FLL或PLL输出时钟之间，要么在内部参考时钟或外部参考时钟之间选择一个时钟源以作为MCU系统时钟。MCG操作与晶体振荡器有关，其中晶体振荡器允许一个外部晶体、陶瓷共振器或外部时钟源产生外部参考时钟。24.1.1特性MCG模块的关键特性：◆频率环锁（FLL）。●数控石晶（DCO）。●DCO可设置时钟范围有四个。●低频率外部参考时钟源的编程选项和最大DCO输出频率。●内外参考时钟可以作为FLL源。●可以作为其他片上外设的时钟源。◆相位环锁（PLL）●电压控制振荡器（VCO）●外部参考时钟作为PLL时钟源。●VCO频分模块。●相位/频率检测器。●集成环过滤器。●可以作为其他片上外设的时钟源。◆内参考时钟生成器●9个微调位的精确慢时钟●4个微调位的快时钟●可以被用作FLL的时钟源。在FEI模式下，只有慢内参考时钟（IRC）可以被用作FLL源。●无论是快时钟还是慢时钟都不能用作MCU的时钟源●可以作为其他片上外设的时钟源。◆低功耗的石晶时钟发生器位MCG外部参考提供控制信号：●HGO，RANGE，EREFS◆从晶振获得外部时钟●可被用作FLL或PLL的时钟源●可被用作MCU的时钟源◆从RTC获得外部时钟●只能作为FLL的时钟源●只能选择MCU的时钟源◆带有重置请求能力的外部时钟监视器，可以在FBE，PEE，BLPE或者FEE模式下对外部时钟进行监测◆在PLL中使用的有中断请求能力的锁检测器◆外时钟参考的内参考时钟自动裁切功能（ATM）。◆FLL和PLL的参考分频。◆为其他片上设备提供时钟源的MCGPLL时钟(MCGPLLCLK)◆为其他片上设备提供时钟源的MCGFLL时钟(MCGPLLCLK)◆为其他片上设备提供时钟源的MCGFixedFrequency时钟(MCGPLLCLK)◆为其他片上设备提供时钟源的MCG内参考时钟(MCGPLLCLK)图24-1多用途时钟生成器（MCG）框图24.1.2运行模式MCG共有九中运行模式：FEI，FEE，FBI，FBE，PEE，BLPI，BLPE，和终止模式。详细请见MCG模式操作（章节）。24.2外部引脚描述MCG没有片外引脚。24.3内存映射/寄存器定义本节包括内存映射和寄存器定义。MCG寄存器只有在管理员模式下才可以写，在用户模式下写操作会产生错误；两者模式下都可以进行读操作。MCG寄存器地址映像绝对地址寄存器名称访问方式复位值0x4006_4000MCGControl1Register(MCG_C1)R/W04h0x4006_4001MCGControl2Register(MCG_C2)R/W00h0x4006_4002MCGControl3Register(MCG_C3)R/W未定义0x4006_4003MCGControl4Register(MCG_C4)R/W未定义0x4006_4004MCGControl5Register(MCG_C5)R/W00h0x4006_4005MCGControl6Register(MCG_C6)R/W00h0x4006_4006MCGStatusRegister(MCG_S)R10h0x4006_4008MCGAutoTrimControlRegister(MCG_ATC)R/W00h0x4006_400AMCGAutoTrimCompareValueHighRegister(MCG_ATCVH)R/W00h0x4006_400BMCGAutoTrimCompareValueLowRegister(MCG_ATCVL)R/W00h24.3.1MCG控制寄存器1（MCG_C1）MCG_C1位描述位描述7-6CLKS时钟源选择为MCGOUTCLK选择时钟源。00编码0—FLL或者PLL的输出选择（依据PLLS控制位）01编码1—内部参考时钟选择10编码2—外部参考时钟选择11编码3—预留，默认为005-3FRDIVFLL外部参考分频为FLL选择分频数让外部参考时钟分频。分频结果必须在31.25KHz到39.0625KHz（当FLL/DOC是MCGOUTCLK的时钟源是这是必须的，在FB