哈工大2014年数电期末试题+答案

第1页（共8页）一、填空与选择(17分)1.根据对偶规则，若FABCDADBC，则F=。2.判断下述说法是否正确，正确者在其后()内打，反之打×。a.全部最大项之积恒等于“0”。()b.基本RS触发器可以构成移位寄存器。()c.已知ABAB，因而ABCABC。()3.在下列门电路中，能实现“线与”逻辑功能；能用于总线结构的数据传输；能实现模拟信号的双向传输。A.异或门；B.OC门；C.三态门；D.传输门。4.已知某组合逻辑电路的工作波形如图1-1所示，A、B是输入信号，F是输出信号，则由波形可知F的逻辑表达式为。BAF1JQQC11K1JQQC11KCPQ0Q1FF0FF11111图1-1图1-25.图1-2所示电路的逻辑功能为异步进制法计数器。6.图1-3所示电路为型计数器，具有个有效状态。Q4Q3Q2Q1C1QCPFF4C1QFF3C1QFF21JC1QFF11K1J1K1J1K1J1K图1-37.已知函数YACAB，可能存在态冒险。8.由TTL门组成的电路如图1-4所示，设逻辑门的输出UOH=3.6V，UOL=0.3V，电压表内阻为20k/V。当输入ABC=001，用万用表测出U1=，U2=；当输入ABC=100，测得U1=，U2=。V1V2R+5VABCV1V2图1-4第2页（共8页）一、(17分)1.()()FABCDADBC=ABCDADBCABACD2.，×，×3.B，C，D4.AB5.二位二进制(四进制)，减法6.扭环，8个7.08.0.3V,3.6V;1.4V,0.3V;二、简答题：(8分)1.电路如图2-1(a)所示，设各触发器的初态为“0”。已知电路的输入波形如图2-1(b)所示，试画出Q1、Q2端的波形。1DC1Q1J1KC1QCP1R1J1KC1QQ1Q2Q0CP01FF1FF2FF0Q0CP01234567Q1Q2CP18(a)(b)图2-12.已知某时序逻辑电路的状态转换如图2-2(a)所示，设以Q3为最高位，Q1为最低位。将Q3Q2Q1连接到如图2-2(b)所示的ROM的地址输入端，请在ROM矩阵中实现特定的逻辑电路，使得电路输出07~YY上获得顺序脉冲（在07~YY上依次产生一个低电平脉冲信号，每个低电平信号占一个时钟周期）。Q3nQ2nQ1n0000101011111001100010110W1W2W3W4W5W6W7W地址译码器Q3时序逻辑电路CPQ2Q1BIN/OCTY0Y1Y2Y3Y4Y5Y6Y7B1E3E2E1B2B0174LS138Y0Y1Y2Y3Y4Y5Y6Y7(a)(b)图2-2二、(8分)第3页（共8页）1._____4分1DC1Q1J1KC1QCP1R1J1KC1QQ1Q2Q0CP01FF1FF2FF0Q0CP01234567Q1Q2CP182．________4分W0：0、0、0W1：1、0、0W2：0、0、1W3：1、0、1W4：0、1、0W5：1、1、0W6：0、1、1W7：1、1、1三、已知电路如图3所示。试求：(7分)1.指出虚线框内为何种逻辑电路的图形符号？2.写出虚线框内输出S0和C0的逻辑函数表达式；3.写出在G1G0的不同取值情况下，电路的输出F=？A0B0S0C0F01}G031EN1D01D11D21D32EN2D02D12D22D3Y1Y2双四选一数据选择器G0G11A1B图3三、(7分)1.半加器——————1分2.000000SABCAB-------------2分3.————————4分G1G0F00001A10ABAB11ABAB第4页（共8页）四、请利用如图4所示的集成异步计数器74LS90构成具有可靠清零功能的41进制计数器，允许添加适当的门电路。(6分)CPQA74LS90QBQCQDR0(2)CPACPBR0(1)QA74LS90QBQCQDR0(2)CPACPBR0(1)S9(2)S9(1)S9(2)S9(1)图4四、(6分)CPQA74LS90QBQCQDR0(2)CPACPBR0(1)QA74LS90QBQCQDR0(2)CPACPBR0(1)S9(2)S9(1)S9(2)S9(1)五、用下降沿触发的JK触发器和门电路实现图5(a)所示的状态转换图，X为输入信号，Z为电路的输出信号。试求：(10分)1.说明当X=1时电路的逻辑功能；2.请画出该电路的次态卡诺图和输出函数Z的卡诺图；3.写出电路的驱动方程和输出方程，并在图5(b)中画出电路图。X/ZQ1Q01/0110/110011/0001/10/01/10/10/0图5(a)第5页（共8页）1J1KC1Q1FF11J1KC1Q0FF0图5(b)五、(10分)1.当X=1时，电路为三进制计数器。————2分2.次态函数卡诺图______2分；输出n1ZQ——————2分001100011110X0000011110Q1nQ0nQ1n+1Q0n+100101010110X000011110Q1nQ0nZ013.图略_____4分1010,nnJXQKQ001,nJXKXQ六、某AD转换电路如图6所示，已知时钟脉冲CP的频率为100kHz，C=1F，-VREF=-5V。请分析电路的工作原理，回答下列问题。(6分)1.写出电路的数字量输出D与uI的关系表达式。2.若已知计数器n为8位，R1=10k，R2=10k。当输入uI=2.5V时，则完成转换后输出的数字量D是多少？完成转换所需要的时间是多少？3.如果被转换的输入信号uI的最大值是10V，且电路能够完成正确的AD转换，那么要求R1与R2满足何种关系？图6六、(6分)1．————2分2．10000000,3.84ms————2分3．R12R2————2分控制逻辑时钟信号-VREFuICGUGS0CP+-+-n位二进制计数器UO1S1Q0Q1Qn-1DR1R2A1A2第6页（共8页）七、由555定时器构成的电路如图7(a)所示，设输出高电平为5V，输出低电平为0V。试问：(10分)1．写出虚线框I内555定时器所构成电路的功能；2．分析虚线框II内电路构成几进制计数器，并画出其完整状态转换图(要求以Qd为高位)；3．计算Qa和Qb的频率；4．设电路输出uo2的初始状态为0，请在图7(b)中画出Qa、Qb和uo2的波形。12345678555uo2123456855543k50k1FRARBC1C3C2+5VQD74LS161QCQBQAETEPDCBACRLDCP1QdQcQbQa+5V(I)(II)uo1III111图7(a)50Qa/Vt/s0.10.20.30.40.50.650Qb/V0.10.20.30.40.50.650uo2/V0.10.20.30.40.50.6t/st/s图7(b)七、(10分)1．多谐振荡器；————2分2．同步8进制加法计数器；——————3分第7页（共8页）05678131415123491011123．fQa=5Hz；fQb=2.5Hz；————2分4．——————3分50Qa/Vt/s0.10.20.30.40.50.650Qb/Vt/s0.10.20.30.40.50.650uo2/Vt/s0.10.20.30.40.50.6八、根据下面VerilogHDL语言的描述，回答下列问题：(6分)1.题8-1中硬件描述语言实现的电路逻辑功能是什么？该电路能否自启动，如果不能，请修改(a)，(b)，(c)，(d)中的某一条语句，使其能够自启动。moduleTest1(Clk,Dataout);inputClk;output[3:0]Dataout;wire[3:0]Dataout;regQ1,Q2,Q3,Q4;assignDataout={Q4,Q3,Q2,Q1};always@(posedgeClk)beginQ2=Q3;//------------(a)Q3=Q4;//------------(b)Q1=Q2;//------------(c)Q4=~Q1;//------------(d)endendmodule题8-1提示：VerilogHDL语言中位运算操作符为“与运算(&)”、“或运算(|)”、“非运算(~)”。第8页（共8页）2.题8-2中硬件描述语言实现的电路逻辑功能是什么？可选答案为：(a)双稳态触发器；(b)可重触发单稳态触发器；(c)不可重触发单稳态触发器；(d)多谐振荡器。moduleTest2(Clk,nRst,iTRIG,oTRIG);inputClk,nRst,iTRIG;outputoTRIG;reg[7:0]cnt;regDY1;parameterDY_time=8'H09;always@(posedgeClkornegedgenRst)beginif(!nRst)DY1=0;elseif(iTRIG)DY1=1;elseif(cnt=DY_time)DY1=0;endalways@(posedgeClkornegedgenRst)beginif(!nRst)cnt=0;elseif(DY1==1)cnt=cnt+1;elsecnt=0;endassignoTRIG=DY1;endmodule题8-2八、(6分)1．扭环形计数器，不能，将d改为：Q4=~Q1|(Q4&(~Q2))——4分2．c不可重触发单稳态触发器——2分