数电研讨——用CMOS传输门和CMOS非门设计边沿D触发器

用CMOS传输门和CMOS非门设计边沿D触发器DesignEdgeDFlip-flopwithCMOSTransmissionGateandCMOSNANDGate摘要本文主要研究了用CMOS传输门和CMOS非门设计边沿D触发器，并将其进行了拓展分析与研究。本文首先从CMOS传输门和CMOS非门组成的边沿D触发器的电路工作原理、特征方程、特征表、激励表、状态图进行了阐述，计算出激励信号D的保持时间和时钟CP的最大频率，并与TTL组成的D触发器进行了对比和应用分析。接着还将D触发器转换成JK触发器和T触发器，并分别设计了并行数据存储电路、倍频电路、单稳态电路以及脉冲震荡器这四个功能电路，在实际生活中有着重要的应用。关键词边沿D触发器CMOS传输门CMOS非门JK触发器D触发器AbstractThispaperstudiestheuseofnon-CMOSandCMOStransmissiongatedoordesignedgeDflip-flop,andAnalysisandresearchconductedtoexpand.EdgeDflip-flopcircuitworksfromthepaperfirstandCMOStransmissiongateCMOSNANDgatecomposedofthecharacteristicequation,characteristicform,motivatetable,statediagramaredescribed,DcalculatetheexcitationsignalholdtimeandthemaximumclockfrequencyofCPandthecompositionoftheDflip-flopTTLwerecomparedandappliedanalysis.ThenwillbeconvertedintoaJKflip-flopDflip-flopandTflip-flops,andweredesignedtoparalleldatastoragecircuit,multipliercircuits,one-shotpulseoscillatorcircuitandfourfunctionalcircuit,hasimportantinreallifeapplication.KeyWords:edgeDflip-flop;CMOStransmissiongate;CMOSNANDgate;JKflip-flop;Tflip-flop目录第1章用CMOS传输门和CMOS非门设计边沿D触发器.................................................51.1CMOS传输门...............................................................................................................51.1.1组成..........................................................................................................................51.1.2原理.........................................................................................................................51.1.3结论.........................................................................................................................51.2CMOS非门......................................................................................................................61.2.1CMOS非门的组成...................................................................................................61.2.2CMOS非门的原理...................................................................................................61.2.3CMOS非门的传输延迟时间...................................................................................71.3用CMOS传输门和CMOS非门设计边沿D触发器.....................................................71.3.1电路组成.................................................................................................................71.3.2电路原理.................................................................................................................71.3.3特征方程，特征表，激励表与状态图.............................................................81.3.4激励信号D的保持时间和时钟CP的最大频率...............................................91.4CMOS构成的D触发器与TTL构成的D触发器比较................................................101.5CMOSD触发器的应用——CD4013触摸开关............................................................12第二章将设计的边沿D触发器改成其他类型触发器..................................................132.1将设计的D触发器转换成JK触发器.........................................................................132.2将设计的D触发器转换成T触发器...........................................................................13第三章基于D触发器的应用拓展电路设计.......................................................................153.1并行数据存储电路......................................................................................................153.2倍频电路......................................................................................................................163.3单稳态电路..................................................................................................................18第四章总结...........................................................................................................................26致谢.........................................................................................................................................27参考文献.................................................................................................................................27第1章用CMOS传输门和CMOS非门设计边沿D触发器1.1CMOS传输门1.1.1组成CMOS传输门的电路如图1-1(a)，逻辑符号如图1-1（b）所示。其中T1是NMOS管，T2是PMOS管，开启电压分别为UT1、UT2，设UDD＞（UT1+|UT2|），T1和T2的参数对称。有一对互补的电压控制信号，CL为负载电容。信号特点：CMOS传输门的输出与输入端可以互换。一般输入电压变化范围为0～UDD，控制电压为0或UDD。1.1.2原理1.C为低电平：T1、T2截止，传输门相当于开关断开。CL上电压保持不变，传输门可以保存信息。2.C为高电平：T1、T2中至少有一只管子导通，使UO=UI，相当于开关闭合，传输门传输信息。传输门的导通电阻为几百欧，截止电阻达50MΩ以上，平均延迟时间为几十至一二百ns。1.1.3结论传输门相当于一个理想的双向开关。图1-1（a）图1-1（b）1.2CMOS非门1.2.1CMOS非门的组成CMOS非门如图1-2所示，两管特性对称，柵极相连作输入端,漏极相连作输出端,NMOS管的衬底接到电路的最低电位，PMOS管的衬底接到电路的最高电位。衬底与漏源间的PN结始终处于反偏。电源电压UDD＞UT1+|UT2|，UDD适用范围较大(3～18V)。UT1为NMOS的开启电压，UT2为PMOS的开启电压。图1-21.2.2CMOS非门的原理1.输入低电平UIL=0VUGS1＜UT1则T1截止，|UGS2|＞UT2则T2导通，电路中电流近似为零，UDD主要降在T1，输出高电平UOH≈UDD。2.输入高电平UIH=UDDT1导通、T2截止，UDD主要降在T2，输出低电平UOL≈0V。1.2.3CMOS非门的传输延迟时间CMOS非门的输出电阻比TTL电路的输出电阻大，容性负载对前者传输延迟时间会产生更大的影响。CMOS非门的输出电阻与UIH（UIH≈UDD）有关，因此CMOS反相器的传输延迟时间与UDD有关。根据CMOS非门的互补对称性可知，当反相器接容性负载时，它的导通延迟时间TPHL和截止延迟时间TPLH是相等的。CMOS反相器的平均传输延迟时间约为10ns。1.3用CMOS传输门和CMOS非门设计边沿D触发器1.3.1电路组成用CMOS传输门和CMOS非门设计的边沿D触发器电路如图1-3.图1-31.3.2电路原理1、CP为低电平时，TG1导通，TG2截止，D信号经传输门输入，Q=D、Q=D，电路输出Q跟随信号D变化。2、CP为上升沿时，TG1截止，TG2导通，D信号不能传输，D信号的改变对输出不会产生影响，输出端的两个非门首尾相连，保持上升沿时刻的状态不变。3、可看出该