数字集成电路基本单元与版图

第九章数字集成电路基本单元9.1TTL基本电路9.2CMOS基本门电路9.3数字电路标准单元库设计9.3数字电路标准单元库设计9.4焊盘输入输出单元9.5了解CMOS存储器11器件类型电路类型主要特征用途双极型晶体管TTL功耗：大集成度：低逻辑集成电路系列ECL功耗：最大超高速超高速集成电路ED型NMOS功耗：大集成度：高1990年以前集成电路的主流功耗：小◆数字集成电路的基本电路的主要特征和用途2MOS晶体管CMOS功耗：小集成度：高高速目前集成电路的主流技术BiCMOS功耗：小比CMOS速度高高速集成电路◆主要性能指标：1工作速度（延时）2集成度（数量、种类）3功耗4噪声容限29.1TTL基本电路1.TTL反相器输入级中间驱动电路输出级输入端—高电平，输出低电平。单端信号变为双端信号3输入端—高电平，输出低电平。输入端—低电平，输出高电平。32.TTL与非门每一个发射极能各自独立地形成正向偏置的发射结，并可促使T1进入放大或饱和区。两个或多个发射极可并联具有多发射极晶体管的3输入端与非门电路4电路图符号两个或多个发射极可并联构成一大面积的组合发射。任一输入端为低电平，输出高电平。全部输入端为高电平，输出低电平。LABC43.TTL或非门5两个输入端为低电平，输出高电平。一个输入端为高电平，输出低电平。LABAB电路图符号59.2CMOS基本门电路及版图实现9.2.1CMOS反相器1.电路图NMOS和PMOS的衬底是分开的，NMOS的衬底接最低电位地，PMOS的衬底接最高电位Vdd。GSPiDDDSPoDDVVVVVV--DSPDSNII-PMOS的衬底接最高电位Vdd。6NMOS的源极接地，漏极接高电位；PMOS的源极接Vdd，漏极接低电位。输入信号Vi对两管来说，都是加在g和s之间，但是由于NMOS的s接地，PMOS的s接Vdd，所以Vi对两管来说参考电位是不同的。GSNiDSNoVVVV6结构特征Vin=0→Vout=VDDVGSn=0VTn→NMOS截止VSGp=VDD-VTp→PMOS导通低电平NMOS、PMOS交替导通7Vin=VDD→Vout=0VGSn=VDDVTn→NMOS导通VSGp=0-VTp→PMOS截止高电平由于在静态下无论Vin是高电平还是低电平，两管中总有一个截止，且截止时阻抗极高，流过两管的静态电流很小，因此CMOS反相器的静态功耗非常低，这是CMOS电路最突出的优点。72.输出特性在电路中，PMOS和NMOS地位对等，功能互补它们都是驱动管，都是有源开关，互为负载它们都是增强型MOSFET对于NMOS有对于PMOS有ViVtnViVtn截止导通8对于PMOS有对输入和输出信号而言，PMOS和NMOS是并联的ViVdd-|Vtp|ViVdd-|Vtp|截止导通8在直流电路上，PMOS和NMOS串联连接在Vdd和地之间，因而有Vdsn-Vdsp=VddIdsn从NMOS的d流向s，是正值,Idsp从PMOS的d流向s，是负值。8工作区域把PMOS视为NMOS的负载，可以像作负载线一样，把PMOS的特性做在NMOS的特性曲线上。99（1）A区：0ViVtnNMOS截止Idsn=0PMOS导通Vdsn=VddVdsp=0111010（2）B区：VtnViVdd/2NMOS导通，处于饱和区，等效于一个电流源：NMOS平方率跨导因子PMOS等效于非线性电阻：在Idsn的驱动下，Vdsn自Vdd下降,|Vdsp|自0V开始上升。11PMOS等效于非线性电阻：PMOS平方率跨导因子2（3）C区：ViVdd/2NMOS导通，处于饱和区，PMOS也导通，处于饱和区，均等效于一个电流源。1312两个电流必须相等，即Idsn=Isdp，所以反相器比例因子12如果n=p，且有Vtn=-Vtp，则有Vi=Vdd/2n2.5p，所以应有Wp/Lp2.5Wn/Ln对称：n=p，Vtn=-Vtp和Vi=Vdd/2，有Vo=Vdd/2理想反相器13比(n/p)对输入输出特性的影响13（4）D区：Vdd/2ViVdd/2+Vtp与B区情况相反：PMOS导通，处于饱和区,等效一个电流源：16NMOS等效于非线性电阻：1414（5）E区：ViVdd+VtpPMOS截止，NMOS导通。Vdsn=0|Vdsp|=Vdd|Vdsp|=VddIdsp=01515●对于数字信号，CMOS反相器静态时，或工作在A区，或E区。Vi=0(I=0)Vo=Vdd(O=1)Vi=Vdd(I=1)Vo=0(O=0)Is-s=0Pdc=0CMOS反相器的转移特性和稳态支路电流20●从一种状态转换到另一种状态时，有：(I=0)(I=1)(I=1)(I=0)Is-s0Ptr0Vi=Vdd(I=1)Vo=0(O=0)Pdc=016●对于模拟信号，CMOS反相器必须工作在B区和D区之间，反相器支路始终有电流流通，Is-s0，Pdc0。●直流导通电流Ids随输入输出电流的变化而变化，在Vin=Vdd/2时最大。16电路特点1）静态功耗低CMOS反相器稳定工作，总是有一个MOS管处于截止状态，流过的电流为极小的漏电流，因而静态功耗很低，有利于提高集成度。2）抗干扰能力强由于其阈值电压VT=1/2VDD，在输入信号变化时，过渡区变化陡峭，所以低电平噪声容限和高电平噪声容限近似相等。约为0.45VDD。3）电源电压工作范围宽，电源利用率高。17标准CMOS电路的电源电压范围很宽，可在3～18V范围内工作。当电源电压变化时，与电压传输特性有关的参数基本上都与电源电压呈线性关系。CMOS反相器的输出电压摆幅大，因此，电源利用率很高。4）负载能力强（较强的容性负载驱动能力）5）CMOS非门传输延迟较大，且它们均与电源电压有关。电源电压越高，CMOS电路的传输延迟越小，功耗越大。6）利用P、N管交替通、断来获取输出高、低电压的，而不像单管那样为保证VOL足够低而确定PN管尺寸，CMOS反相器输出与晶体管尺寸无关，是无比电路。173.CMOS反相器的瞬态特性研究瞬态特性与研究静态特性不同的地方在于必须考虑负载电容（下一级门的输入电容）的影响。脉冲电路上升，下降和延迟时间的定义tr：(Vo=10%VomaxVo=90%Vomax)tf：(Vo=90%VomaxVo=10%Vomax)td：(Vi=50%VimaxVo=50%Vomax)1818i)Vi从1到0,CL充电。在此过程中，NMOS和PMOS源、漏极间电压的变化过程为：Vdsn：0Vdd|Vdsp|：Vdd0，即123原点1919考虑到上拉管导通时先为饱和状态而后为非饱和状态，故输出脉冲上升时间可分为两段来计算。20恒流充电线性充电20a、饱和状态时假定VC(0-)=0,恒流充电时间段有25积分得2121b、非饱和状态积分得线性充电时间段总的充电时间为，tr=tr1+tr2，如果Vtn=-Vtp=0.2Vdd，则2222ii)Vi从0到1,CL放电NMOS的导通电流开始为饱和状态而后转为非饱和状态，与上面类似，输出脉冲的下降时间也可分为两段来计算。272323a、饱和状态假定VC(0-)=Vdd，恒流放电时间段有，2824积分24b、非饱和状态线性放电时间段25如果Vtn=0.2Vdd，则如果Vtn=|Vtp|，n=p，则tr=tf。CMOS的输出波形将是对称的。总的放电时间为tf=tf1+tf2254.CMOS反相器的版图反相器电路图到符号电路版图的转换31（a）电路图，（b）漏极连线，（c）电源与地线连线，（d）栅极与输入输出连线26b)各器件端点之间所画的线表示连接，对于任何立体的连接用两条线的简单相交来表示。物理版图中必须关心不同边线层之间物理上的相互关系。物理结构上必须有一种实现漏极之间连接的方法。c)用金属线和接触孔制作接到电源和地的简单连线。d)电源线和地线通常采用金属线，共用的栅极采用简单的多硅条制作，加上衬底接触孔。269.2.2CMOS与非门和或非门27（a）二输入与非门（b）二输入或非门27INA（INB）为低电平时，M2(M1)导通，M3(M4)截止，形成从VDD到输出OUT的通路，阻断了OUT到地的通路。一个有限的PMOS管导通电阻（上拉电阻）和一个无穷大的NMOS管截止电阻的串联分压电路，输出高电平。0×1√√×01×√28INA、INB均为高电平时，M3、M4导通，M1、M2截止，形成从OUT到地的通路，阻断输出OUT到VDD的通路。一个有限的NMOS管导通电阻（下拉电阻，单个NMOS导通电阻的二倍）和一个无穷大的PMOS管截止电阻的分压电路，输出低电平。二输入与非门√×11280×INA、INB都为低电平时，输出高电平。有一个为高电平或二者皆为高电平时，MOS管电阻分压的结果是输出低电平。两个NMOS管全导通时（并联关系）的等效下拉电阻是单管导通电阻的一半。29二输入或非门下拉电阻是单管导通电阻的一半。29与非门电路的设计方法与非门的等效反相器设计：根据晶体管的串并联关系，再根据等效反相器中相应晶体管的尺寸，直接获得与非门中各晶体管的尺寸。具体方法：将与非门中M3、M4的串联结构等效为反相器中的NMOS晶体管，将并联的M1、M2等效为PMOS的宽长比为（W/L）N和（W/L）P。（W/L）P。M3、M4串联，为保证下降时间不变，M3、M4的等效电阻必须缩小一半，即宽长比必须比反相器中的NMOS的宽长比增加一倍，即（W/L）M3\M4=2（W/L）N与非门输入端只要有一个为低电平，输出高电平。为保证这种情况下仍能获得所需的上升时间，M1、M2的宽长比与反相器中的PMOS管相同，即（W/L）M1\M2=（W/L）P根据得到的等效反相器的晶体管尺寸，就可以直接获得与非门中各晶体管的尺寸。309.2.3CMOS传输门和开关逻辑开关：MOS导通，源漏极呈现低电阻连通。MOS截止，源漏极呈现高电阻断开。开关打开时，可进行信号传输—传输门控制信号、C分别控制P、N管，使两管同时关断和开通。PMOS管对输入信号S高电平的传输性能好，NMOS管对输入信号S低C31器件源端、漏端位置随传输的是高电平或低电平而发生变化，并导致VGS的参考点-源极位置相应变化。判断源极、漏极位置的基本原则是电流的流向。NMOS管，电流从漏极流向源极。PMOS管，电流从源极流向漏极。为防止PN结正偏，NMOS的P型衬底接地，PMOS的N型衬底接VDD.PMOS管对输入信号S高电平的传输性能好，NMOS管对输入信号S低电平的传输性能好，从而使S可以获得全幅度的传送而没有电平损失。31两个传输门构成的开关逻辑与或门不论控制信号C是什么状态，两个传输门总有一个处于导通传送状态，以传送信号A或B到输出端。32两个传输门构成的开关逻辑与或门●减小元件数，减小芯片面积，减小门的级数，提高电路速度。●传输门仅仅起到信号的开关作用，它不能像普通的逻辑门那样有输入输出间的隔离作用和输出驱动作用，因此多级门级联将受到限制。32B两个传输门、一个反相器（a）异或门电路（b）异或非门电路33B=1输出FAB=0输出F=A33两个传输门、一个反相器不同功能的线或电路EE3434AB为输入端的或非门C为输入的反相器组成线或E为高电平反相电路与输出隔离，输出或非门的结果E为低电平反相器直接接到输出，或非门电路与输出隔离直接将传送开关接入或非门和反相器电路，不仅节省芯片面积，而且还可以提高电路的抗辐射指标。9.2.4三态门三态：高电平（逻辑1）、低电平（逻辑0）、高阻抗状态。高阻态相当于隔断状态（电阻很大，相当于开路），没有任何逻辑控制功能。三态门是一种扩展逻辑功能的输出级，也是一种控制开关，是一种重要的总线接口电路。总线只允许同时只有一个使用者。通常在数据总线上接有多个器件，每个器件通过OE/CE之类的信号选通。如器件没有选通的话它就处于高阻态，相当于没有接在总35M1M3M2M4（a）常规