EDA技术实用教程第二版(vhdl)复习大纲

复习课复习一、VHDL程序结构VHDL程序由实体(Entity)、结构体(Architecture)、库(Library)、程序包(Package)和配置(Configuration)5个部分组成。实体、结构体和库共同构成VHDL程序的基本组成部分，程序包和配置则可根据需要选用。库语句是用来定义程序中要用到的元件库。程序包用来定义使用哪些自定义元件库。配置用来选择实体的多个结构体的哪一个被使用。1、实体的一般语句格式：P225ENTITY实体名IS[GENERIC(类属表)；][PORT(端口表)；]ENDENTITY实体名；一、VHDL程序结构——实体复习2、端口模式：P67ENTITY实体名IS[GENERIC(类属表)；][PORT(端口表)；]ENDENTITY实体名；一、VHDL程序结构——结构体复习结构体的一般语句格式：P229ARCHITECTURE结构体名OF实体名IS[说明语句];BEGIN[功能描述语句]；ENDARCHITECTURE结构体名；一、VHDL程序结构——子程序复习子程序包括：函数和过程。P229-230了解语句结构和基本使用方法。库语句的格式为：LIBRARY库名；--说明使用什么库USE包集合名；--说明使用库中哪一个包集合及包集合中的项目（如过程名、函数名等）USE语句有两种常用的格式：USE库名.程序包名.项目名；USE库名.程序包名.ALL；一、VHDL程序结构——库复习1、库的种类：P241-2422、库的用法：P242-243一、VHDL程序结构——程序包复习1、程序包的一般语句结构：P2442、几种常用预定义程序包：P246定义程序包的一般语句结构如下：PACKAGE程序包名IS--程序包首程序包首说明部分END程序包名;PACKAGEBODY程序包名IS--程序包体程序包体说明部分以及包体END程序包名;注意：一个完整的程序包中，程序包首名与程序包体名是同一名字。二、VHDL文字规则复习VHDL的文字(Literal)主要包括数值和标识符。数值型文字主要有数字型、字符串型、位串型。1、数字数字的表达方式。P2472、字符及字符串表示：P247字符放在单引号中；文字字符串放在双引号中。P247数位字符串，位矢量：P2483、标识符：P248（1）VHDL基本标识符的书写规则：P248（2）判断标识符是否合法？P248三、数据类型复习1、数据类型分类：P249VHDL中的数据类型可以分成四大类：标量型（实数，整数，枚举，时间），复合类型（数组型，记录型），存取类型和文件类型。2、IEEE预定义标准逻辑位与矢量：P252字符放在单引号中；3、数组类型：P253注意：数组范围中的排序方式。P253VHDL是一种强类型语言。VHDL不允许不同类型的数值相互赋值或使用类型不允许的运算符进行运算。四、操作符复习1、逻辑操作符：P256七种：AND,OR,NAND,NOR,XOR,XNOR,NOT。2、关系运算符：P2583、算术运算符：P259表9-4操作符则规定运算的方式。在VHDL中，一般有四类操作符，即逻辑操作符(LogicalOperator)、关系操作符(RelationalOperator)、算术操作符(ArithmeticOperator)和符号操作符(SignOperator)，前三类操作符是完成逻辑和算术运算的最基本的操作符的单元。五、数据对象复习1、三种数据对象的使用特点：P127-P1292、信号与变量赋值功能的比较：P130在VHDL中，数据对象是可以赋予一个值的客体。它可以接受不同数据类型的赋值。常用的数据对象为常量(CONSTANT)、变量(VARIABLE)和信号(SIGNAL)，在使用前必须给予说明。信号是比较特殊的数据对象，它具有更多的硬件特征，是VHDL中最有特色的语言要素之一。变量说明语句的格式是：VARIABLE变量名{，变量名}：数据类型[：=初始值]；信号赋值语句格式为：目标信号名＜=表达式；常量定义的一般格式为：CONSTANT常量名{，常量名}：数据类型：=表达式；五、数据对象复习顺序语句是指完全按照程序中书写的顺序执行各语句，并且在结构层次中前面语句的执行结果会直接影响后面各语句的执行结果。顺序描述语句只能出现在进程或子程序中，用来定义进程或子程序的算法。顺序语句可以进行算术、逻辑运算，信号和变量的赋值，子程序调用，可以进行条件控制和迭代。VHDL有六类基本顺序语句：赋值语句，流程控制语句，等待语句，子程序调用语句，返回语句，空操作语句。P276六、顺序语句复习VHDL语言基本描述语句：顺序语句，并行语句1、赋值语句赋值语句有两种：信号赋值语句和变量赋值语句。变量赋值语句的语法格式如下：变量赋值目标：=赋值源；信号赋值语句的语法格式如下：信号赋值目标=赋值源；赋值目标与赋值源的数据类型必须严格一致。变量赋值与信号赋值的区别：P276六、顺序语句复习2、流程控制语句流程控制语句共有五种：IF语句，CASE语句，LOOP语句，NEXT语句，EXIT语句。六、顺序语句复习（1）、IF语句与CASE语句IF语句：P143CASE语句：P81两者之间的区别：P2782、流程控制语句流程控制语句共有五种：IF语句，CASE语句，LOOP语句，NEXT语句，EXIT语句。六、顺序语句复习（2）、LOOP语句语句格式：P279（3）、NEXT语句与EXIT语句语句格式：P280,281两种语句使用的区别：P2823、WAIT语句在进程中(包括过程中)，当执行到WAIT等待语句时，运行程序将被挂起，直到满足此语句设置的结束挂起条件后，将重新开始执行进程或过程中的程序。WAIT语句有以下4种语句格式：WAIT；--第一种语句格式WAITON信号表；--第二种语句格式WAITUNTIL条件表达式；--第三种语句格式WAITFOR时间表达式；--第四种语句格式六、顺序语句复习4、子程序调用语句在进程中允许对子程序进行调用。子程序包括过程和函数，可以在VHDL的结构体或程序包中的任何位置对子程序进行调用。过程调用就是执行一个给定名字和参数的过程。调用过程的语句格式如下：过程名[([形参名=]实参表达式｛，[形参名=]实参表达式｝）]；函数调用与过程调用十分相似，不同之处是，调用函数将返回一个指定数据类型的值，且函数的参量只能是输入值。六、顺序语句复习5、返回语句返回语句只能用于子程序中，是一段子程序结束后，返回主程序的控制语句。其语句格式如下：RETURN[表达式]；6、空操作语句空操作语句的语句格式如下：NULL;空操作语句不完成任何操作，它唯一的功能就是使程序执行下一个语句。NULL常用于CASE语句中。六、顺序语句复习并行语句结构是最具VHDL特色的。在VHDL中，并行语句有多种语句格式，它们在结构体中的执行是同步进行的，其执行方式与书写顺序无关。VHDL有7种并行语句：并行信号赋值语句，进程语句，块语句，条件信号赋值语句，元件例化语句，生成语句，并行过程调用语句七、并行语句复习1、并行信号赋值语句：P289-292简单信号赋值语句信号赋值目标=表达式；条件信号赋值语句赋值目标=表达式WHEN赋值条件ELSE表达式WHEN赋值条件ELSE…表达式；选择信号赋值语句WITH选择表达式SELECT赋值目标信号=表达式WHEN选择值，表达式WHEN选择值，…表达式WHEN选择值；七、并行语句复习七、并行语句复习2、块语句：了解块(BLOCK)语句是一种将结构体中的并行描述语句进行组合的方法BLOCK语句的表达格式如下：块标号：BLOCK[(块保护表达式)][IS]接口说明；类属说明；BEGIN并行语句；ENDBLOCK[块标号]；七、并行语句复习3、并行过程调用语句：了解并行过程调用语句可以作为一个并行语句直接出现在结构体或块语句中。任何一个并行过程调用，都有一个等价的进程语句与之对应。并行过程调用语句的语句调用格式为：过程名(关联参量名)；4、进程语句：P146-149进程(PROCESS)语句是最常用、最基本的语句。PROCESS语句是一种并发处理语句，每一个进程的内部结构却是由一系列顺序语句来构成的。（1）格式：P146（2）组成：P146-147（3）使用：P147-149七、并行语句复习5、元件例化语句：P297-298元件例化语句使我们能够把原来设计好的VHDL功能模块当作元件一样用在其它VHDL文件中。元件例化是使VHDL设计实体构成自上而下层次化设计的一个重要途径。元件定义语句的格式为：COMPONENT元件名GENERIC（类属表）；PORT（端口名表）；ENDCOMPONENT元件名；元件例化语句的格式为：例化名：元件名PORTMAP（[例化元件端口名=]连接实体端口名，…)；七、并行语句复习5、元件例化语句端口信号映射（匹配）方法有两种：（1）.位置映射方法：即在元件例化语句中，实例元件的PORTMAP（）中的实际信号书写顺序位置应与元件说明语句中的端口说明中的信号书写顺序位置一一对应。（2）.名称映射方法：这种方法与信号的书写顺序位置无关。名称映射方法的语法格式为：PORTMAP（形参=实参）；其中，实参是设计中连接到端口的实际信号；形参是指元件的对外接口信号。七、并行语句复习6、生成语句：P298，了解生成语句可以简化有规则设计结构的逻辑描述；具有一种复制作用；可用来产生多个相同的结构，适合于生成存储器阵列和寄存器阵列。生成语句的语句格式有如下两种形式：格式1：[标号：]FOR循环变量IN取值范围GENERATE说明；BEGIN并行语句；ENDGENERATE[标号]；七、并行语句复习6、生成语句：P298，了解格式2：[标号：]IF条件GENERATE说明；BEGIN并行语句；ENDGENERATE[标号]；7.决断语句：了解8.REPORT语句：了解七、并行语句复习10、属性描述与定义语句：P305（1）.信号类属性：EVENT（2）.数据区间类属性：了解（3）.数值类属性：了解（4）.数组属性：了解（5）.用户定义属性：了解七、并行语句复习八、系统仿真复习1、仿真延时：P151-152固有（惯性）延时：P151传输延时：P152。2、VHDL的三种描述方法（描述风格）：P379行为描述，RTL描述，结构描述。九、习题及程序设计复习1、习题第4章：P93，4-1,4-2,4-5第6章：P153，6-1,6-4,6-5,6-6,6-8第9章：P262，9-3,9-8,9-10第10章：P308，10-22、给出电路原理结构图，写出实体描述程序。3、给出实体描述程序，画出原理图符号。九、习题及程序设计复习4、程序设计（1）、4选1数据选择器。（2）、3线-8线译码器。（3）、七段显示译码器。（4）、十进制加法计数器。（5）、一位全减器电路（包括：半减器，二输入或门，用元件例化语句构成全减器）。