国勤益科技大学电子工程系

99年度第124組國立勤益科技大學電子工程系日四技實務專題報告利用奈米蕭特基元件解決超淺介面之研究Solveshallowjunctionissuefornanodevice班級:四子四甲組員：趙柏芳、許冠宇指導教授：游信強老師中華民國99年1月I[摘要]現在製程方式以BULK和SOI為主，但是新技術SOI比起BULK來說，各種電性都比較優良，不過最大的缺點就是成本太高，價格太貴，因為這個缺點，所以大部分還是都採用BULK製程方式，所以我們這個研究是想要改善BULK的缺點，看能否用最低的成本來得到最好的效能，我們採用NiSi化合物跟TiSi化合物兩種不同的金屬來做S/D極參雜，然後再量測電性，而NiSi化合物跟TiSi化合物比起來，NiSi化合物有較低的漏電流、消耗功率，而TiSi化合物則切換速度較快，這兩種金屬化合物雖然有改善了一些缺點，但是跟SOI製程比起來，還是沒有比較好，不過我們以後會繼續往這方面努力。II[目錄]摘要---------------------------------------------------------------------I目錄---------------------------------------------------------------------II圖目錄-----------------------------------------------------------------III一、簡介-----------------------------------------------------------------1二、文件資料-----------------------------------------------------------12.1Bulk與SOI比較--------------------------------------------12.2鈦矽化合物與鎳矽化合物---------------------------------2三、模擬方式與系統介紹-------------------------------------------33.1TCAD----------------------------------------------------------33.2Tsuprem4------------------------------------------------------43.3Medici----------------------------------------------------------43.4操作介面-------------------------------------------------------7四、TSUPREM4製程-----------------------------------------------84.1元件製作流程-------------------------------------------------84.2模擬結果-------------------------------------------------------10五、MEDICI電性圖-------------------------------------------------13六、結論----------------------------------------------------------------20七、參考資料----------------------------------------------------------20附錄.(另外WORD檔)IIIIV[圖目錄]圖3-1.Linux操作介面圖------------------------------------------------------------------7圖4-1P型基版、閘及氧化層------------------------------------------------------------8圖4-2沉積氧化層--------------------------------------------------------------------------9圖4-3沉積金屬產升矽化反應-----------------------------------------------------------9圖4-4移除多餘的金屬--------------------------------------------------------------------9圖4-5鎳矽金屬連線閘極通道10奈米--------------------------------------------------10圖4-6鎳矽金屬連線閘極通道20奈米--------------------------------------------------10圖4-7鎳矽金屬連線閘極通道50奈米-------------------------------------------------11圖4-8鈦矽金屬連線閘極通道10奈米-------------------------------------------------11圖4-9鈦矽金屬連線閘極通道20奈米-------------------------------------------------12圖4-10鈦矽金屬連線閘極通道50奈米-------------------------------------------------12圖5-1鎳矽50奈米IdVd特性線-----------------------------------------------------------13圖5-2鎳矽50奈米IdVg特性線-----------------------------------------------------------14圖5-3鎳矽20奈米IdVd特性線-----------------------------------------------------------14圖5-4鎳矽20奈米IdVg特性線-----------------------------------------------------------15圖5-5鎳矽10奈米IdVd特性線-----------------------------------------------------------15圖5-6鎳矽10奈米IdVg特性線-----------------------------------------------------------16圖5-7鈦矽50奈米IdVd特性線-----------------------------------------------------------16圖5-8鈦矽50奈米IdVg特性線-----------------------------------------------------------17圖5-9鈦矽20奈米IdVd特性線-----------------------------------------------------------17圖5-10鈦矽20奈米IdVg特性線-----------------------------------------------------------18圖5-11鈦矽10奈米IdVd特性線-----------------------------------------------------------18圖5-12鈦矽10奈米IdVg特性線-----------------------------------------------------------19一.簡介現今常用製程有bulk和soi兩種方式，之所以常用這兩種製成,是因為兩種各有優缺點，現今社會講求價格低廉所以目前bulk製程還是佔大部分，但是慢慢開始追求更好的元件特性，所以有些需要速度快的產品會採用soi製程，但成本價格相對的提高了許多，我們的目標是提高bulk製程、降低消耗功率、降低漏電流、降低臨界電壓(Vt)。我們使用NiSi化合物與TiSi化合物兩種不同的金屬連線方式來探討是否能改善bulk缺點。二.文件資料2.1Bulk與SOI比較:[1]BULK優點:價格便宜、取材容易缺點:消耗功率高漏電流大ThresholdVoltageg高切換速度慢SOI優點:電性上:可以加快電路的操作速度抑制閉鎖現象，增加MOS元件對α粒子所導致的軟錯問題的免疫力減少功率的損耗提高惡劣操作環境污染的容忍度製程上:因為容許的線寬比較小，因此積集度將比傳統方式來得高，1所需的光罩數量也比較少，製程比較容易。缺點:價格昂貴2.2鈦矽化合物與鎳矽化合物[2]鎳矽化合物優點:1.低電阻值。2.可低溫形成（400℃即可）。3.只需一階段的熱處理。4.反應時消耗的Si少。5.沒有窄線寬效應。6.薄膜的應力小。缺點:鎳矽化合物主要的問題在於熱穩定性和接面漏電流的控制。在鎳矽化合物形成後如果製程溫度700℃則很容易被進一步轉換成較高電阻率的NiSi2相位（約50μΩ-cm），影響元件特性。另外鎳矽化合物常會造成極大的接面漏電流，鈦矽化合物優點:1.在金屬矽化物中，擁有最低的阻值（13~15μΩ-cm）。22.高的熱穩定性（thermalstability）（到950℃仍穩定）。3.當形成鈦矽化合物時可將存在於鈦薄膜與矽之間的自生氧化層（nativeoxide）分解消耗掉以及將存在於鈦薄膜中的雜質（包括氧）推向表面，而留下低雜質濃度的鈦矽化合物薄膜缺點:1.一般形成的金屬矽化物呈多晶狀（polycrystalline）的結構，當溫度太高或高溫處理時間稍長時，薄膜材料就會發生團塊化的現象，也就是金屬矽化物會變成一塊塊不相連的團狀物，導致片電阻的上升。由於上述原因，在深次微米元件的鈦矽化合物製程將會格外困難。2.鈦矽化合物需要兩階段式的快速熱回火（rapidthermalannealing，RTA），因為鈦矽化合物容易產生橋接（bridging）現象。在金屬矽化物製程時，如果矽的擴散速度較金屬快的話，則容易跑到閘極側壁（spacer）上反應形成金屬矽化物而造成橋接現象，，鈦矽化合物屬於此類型。反之，如果金屬的擴散速度較快的話，則金屬矽化物主要在閘極與S/D（源極與汲極）區域形成，比較不會造成橋接現象。三.模擬方式與系統介紹3.1TCAD(電子元件與半導體模擬套裝軟體)zTCAD包括MEDICI與TSUPREME4兩種模擬軟體。3zTSUPREM4可以模擬半導體製程，MEDICI則是一種二維元件模擬軟體，可以得到元件之電流分布、電場/壓分布、各種不同元件結構、雜質分布、工作溫度彼此之間的關係。zMEDICI搭配TSUPREM4，可以直接從製程到元件模擬，結合半導體技術與元件物理得到準確之結果。我們先用TSUPREM4模擬製程，之後再上電極用MEDICI分析電性3.2TSUPREM4TSUPREM-4是一套功能完整的製程模擬軟體，它可以用來模擬單一元件及積體電路，此模擬軟體包涵了目前製程上常用的步驟。包括磊晶的成長(EpitaxyGrowth)、沉積(Deposition)、氧化(Oxidation)、蝕刻(Etching)、擴散(Diffusion)、離子佈植(IonImplantation)以及驅入(Drive-in)，這些製程步驟均是使用完備的模擬來描述其製程。同時，TSUPREM-4也能模擬矽晶片內部的點缺陷(PointDefect)，例如間隙(Interstitial)與空位(Vacancy)之分佈(Distribution)以及因氧化速度之不同所造成氧化層(Oxid