《CMOS集成电路闩锁效应》第一章课件

1《CMOS集成电路闩锁效应》讲义双极型工艺技术NMOS和PMOS工艺技术CMOS工艺技术CMOS闩锁效应简述SOSCMOS集成电路CMOS闩锁效应的重要贡献目录2《CMOS集成电路闩锁效应》讲义双极型工艺技术1.1947年，贝尔实验室的Bardeen、Shockley和Brattain发明了第一只点接触晶体管。1949年，贝尔实验室的Shcokley提出pn结和双极型晶体管理论。1951年，贝尔实验室制造出第一只锗双极型晶体管。1956年，德州仪器制造出第一只硅双极型晶体管。1958年，基尔比和诺伊斯两人各自独立发明了集成电路。1961年，美国空军先后在计算机及民兵导弹中使用双极型集成电路。2.双极型工艺技术的特点：a)制造流程简单，制造成本低和成品率高。b)电路性能方面它具有高速度、高跨导、低噪声、高模拟精度和强电流驱动能力等方面的优势。c)通常用于电流放大型电路、功率放大型电路和高速电路。d)集成度低和功耗大。其纵向（结深）尺寸无法按比例缩小，限制了它在超大规模集成电路的应用。3.早期集成电路基本是双极型工艺集成电路，20世纪70年代NMOS和CMOS工艺集成电路开始在逻辑运算领域逐步取代双极型工艺集成电路的统治地位。P-subNBLNBLP+P+P+n+P-Basep+p+N-EPIN-EPIn+N-n+N-发射极集电极基极集电极基极p+发射极P-BaseVNPNLPNP3《CMOS集成电路闩锁效应》讲义PMOS和NMOS工艺技术1930年，Lilienfeld（利林费尔德）和Heil提出MOSFET结构，但是由于栅氧化层存在固定和可移动的正电荷，所以一直没有制造成功MOSFET，直到20世纪60、70年代NMOS和PMOS工艺技术才相继出现。早期的MOSFET栅极是金属铝栅，MOSFET的核心是金属-氧化物-半导体，它们组成电容，通过电场控制晶体管开启和关闭，所以称为金属氧化物半导体场效应管。MOSFET的源和漏分别在栅两边，通过栅压控制沟道开启和关闭来控制器件。BJT中的迁移率是体迁移率（大约为1350𝒄𝒎𝟐/vs）大于NMOS中是半导体表面迁移率（大约在400~600𝒄𝒎𝟐/vs）。PMOS和NMOS工艺技术的特点：a)高的集成度；光刻步骤比双极型工艺技术少，价格便宜；双极型工艺技术中存在很多为了提高双极型晶体管性能的工艺，如N-EPI和NBL；b)驱动能力差，PMOS和NMOS集成电路主要用在速度比较慢的电子手表和计算器电路；c)功耗和散热成为限制芯片性能的瓶颈，限制了PMOS和NMOS工艺技术在超大规模集成电路的应用。N-subp+p+源铝栅漏P-subn+n+源铝栅漏4《CMOS集成电路闩锁效应》讲义CMOS工艺技术1963年，飞兆（也称仙童）半导体公司的工程师C.T.Sah和FrankWanlass提出CMOS工艺技术。1974年，美国无线电公司推出RCA1802，业界首次将CMOS工艺技术用于制造芯片。CMOS是互补金属氧化物半导体，它是把NMOS和PMOS制造在同一个芯片上组成集成电路，CMOS工艺技术就是利用互补对称电路来配置连接PMOS和NMOS从而形成逻辑电路。CMOS工艺技术的特点：①静态功耗几乎接近为零，可以很好的解决功耗问题；②特征尺寸按比例缩小，可以选择较低的电源电压；③早期的CMOS工艺采用pn结隔离，集成度低、寄生电容大、运算速度慢、存在严重的闩锁效应。④20世纪90年代，很多先进的工艺技术（STI、Salicide等）出现，使得CMOS工艺集成电路的工作速度不断提高，它的性能已经可以与双极型工艺集成电路抗衡。输入VSSVDD输出NWP-subp+n+n+n+p+p+RnRpRpRnVDD输出输出PNPNPNVSS(a)(b)输入VDDVSS输出5《CMOS集成电路闩锁效应》讲义CMOS闩锁效应简述(a)VDD输出PNPNPNVSS(c)RnRpVDDPNPNPNVSSRnRpRnVDD输出PNPNPNVSSRp(b)闩锁效应是指体CMOS集成电路中所固有的寄生NPN和寄生PNP组成的电路在一定的条件下被触发而形成低阻通路，从而产生大电流，并且由于正反馈电路的存在而形成闩锁，导致CMOS集成电路无法正常工作，甚至烧毁芯片。根据闩锁的路径特点，可以把闩锁效应分成三种：第一种是当闩锁的路径是从输出节点到地或者电源时，称之为“输出”闩锁；第二种是当闩锁的路径是从输入节点到地或者电源时，称之为“输入”闩锁；第三种是当闩锁的路径是从地到电源时，称之为“主”闩锁。“输出”闩锁或者“输入”闩锁发生后不一定能触发“主”闩锁。6《CMOS集成电路闩锁效应》讲义CMOS闩锁效应简述RpRnVDDVSSPNPNPNRn压降导致PNP发射结正偏，PNP导通In流过Rn引起压降In*RnIpInRp压降导致NPN发射结正偏，NPN导通Ip流过Rp引起压降Ip*Rp在正常情况下，寄生的双极型晶体管组成的电路都是截止的，即高阻阻塞态，在高阻阻塞态下，这些电路具有很高的阻抗，漏电流非常小。在一定的触发条件下，寄生双极型晶体管组成的电路会被触发进入低阻闩锁态。如果触发条件去除后，这些寄生双极型晶体管仍然能保持低阻闩锁态，那么此时低阻闩锁态是可持续的，把这种现象称为自持。如果触发条件去除后，寄生双极型晶体管从低阻闩锁态恢复到高阻阻塞态，那么低阻闩锁态是暂时的不可持续的，这种现象称为低阻闩锁态只是暂时的。7《CMOS集成电路闩锁效应》讲义SOSCMOS集成电路蓝宝石（Silicon-on-SapphireSOS）是通过外延生长技术把硅生长在蓝宝石上，器件之间用氧化硅隔开，它抵抗相当高强度的辐射而不发生闩锁效应，因为SOSCMOS工艺集成电路可以通过SOS衬底和深槽氧化物打破PNPN结构，SOSCMOS工艺集成电路被应用在人造卫星、导弹、航空航天等电子领域。NWPWp+n+n+n+p+p+SOS氧化硅8《CMOS集成电路闩锁效应》讲义时间描述物理机理11967年Poll和Leavy展示了关于“瞬态辐射能导致CMOS闩锁效应”的研究成果，证明太空辐射环境能导致CMOS闩锁效应[8,9]。辐射能在衬底产生电子空穴对导致CMOS闩锁效应。21976年Dawes和Derbenwick证明掺金可以改善CMOS闩锁效应[11]。掺金可以提供复合中心，降低寄生双极型晶体管的放大系数。31978年Estreich等人证明用重掺杂外延埋层工艺可以改善CMOS闩锁效应[12–16]。重掺杂外延埋层工艺降低衬底等效电阻。41979年Adams和Sokel证明利用中子辐射可以控制CMOS闩锁效应，研究表明核辐射可以改变寄生双极型晶体管的放大系数[10]。降低寄生双极型晶体管的放大系数。51980年Estreich发表了关于“CMOS工艺集成电路闩锁效应的物理学理论和建模”的论文，在闩锁效应理论方面取得了重大进展。该论文提供了CMOS闩锁效应的分析模型和表征方法[16]。建立CMOS工艺集成电路闩锁效应的物理学理论和建模。61982年Parillo证明双阱CMOS在抑制闩锁效应方面的优势[17]。双阱CMOS可以分别调节NW和PW的掺杂浓度降低它们的等效电阻。71982年Rung等人证明深沟槽隔离技术抑制CMOS闩锁效应的优势[18]。降低寄生双极型晶体管的放大系数。81983年Troutman证明保护环可以改善CMOS闩锁效应[19]。收集少数载流子，降低生双极型晶体管的放大系数。101984年Troutman将倒阱工艺技术集成到IBM0.8umCMOSDRAM和逻辑工艺技术中，是首次将倒阱工艺技术集成到商业的CMOS工艺技术。倒阱工艺技术降低生双极型晶体管的放大系数和降低衬底等效电阻。CMOS闩锁效应的重要贡献