CADENCE仿真步骤

CadenceSPECCTRAQuest仿真步骤[摘要]本文介绍了CadenceSPECCTRAQuest在高速数字电路的PCB设计中采用的基于信号完整性分析的设计方法的全过程。从信号完整性仿真前的环境参数的设置，到对所有的高速数字信号赋予PCB板级的信号传输模型，再到通过对信号完整性的计算分析找到设计的解空间，这就是高速数字电路PCB板级设计的基础。[关键词]板级电路仿真I/OBufferInformationSpecification（IBIS）1引言电路板级仿真对于今天大多数的PCB板级设计而言已不再是一种选择而是必然之路。在相当长的一段时间，由于PCB仿真软件使用复杂、缺乏必需的仿真模型、PCB仿真软件成本偏高等原因导致仿真在电路板级设计中没有得到普及。随着集成电路的工作速度不断提高，电路的复杂性不断增加之后，多层板和高密度电路板的出现等等都对PCB板级设计提出了更新更高的要求。尤其是半导体技术的飞速发展，数字器件复杂度越来越高，门电路的规模达到成千上万甚至上百万，现在一个芯片可以完成过去整个电路板的功能，从而使相同的PCB上可以容纳更多的功能。PCB已不仅仅是支撑电子元器件的平台，而变成了一个高性能的系统结构。这样，信号完整性在PCB板级设计中成为了一个必须考虑的一个问题。传统的PCB板的设计依次经过电路设计、版图设计、PCB制作等工序，而PCB的性能只有通过一系列仪器测试电路板原型来评定。如果不能满足性能的要求，上述的过程就需要经过多次的重复，尤其是有些问题往往很难将其量化，反复多次就不可避免。这些在当前激烈的市场竞争面前，无论是设计时间、设计的成本还是设计的复杂程度上都无法满足要求。在现在的PCB板级设计中采用电路板级仿真已经成为必然。基于信号完整性的PCB仿真设计就是根据完整的仿真模型通过对信号完整性的计算分析得出设计的解空间，然后在此基础上完成PCB设计，最后对设计进行验证是否满足预计的信号完整性要求。如果不能满足要求就需要修改版图设计。与传统的PCB板的设计比较既缩短了设计周期，又降低了设计成本。同时，随着软件业的高速发展，涌现出了越来越多操作更简便、功能更多、成本更低的EDA软件。越来越完备的仿真模型也得以提供。所有这些都为PCB设计中广泛的采用电路设计板级仿真提供了充分条件。下面就CadenceSPECCTRAQuest这一高速电路板级设计仿真工具采用IBIS模型详细介绍进行板级仿真设计的全过程。2仿真前环境设置使用CadenceSPECCTRAQuest进行高速电路设计的仿真，不同的设计者根据各自的需要可以灵活的利用这个EDA工具进行仿真设计。当然，在进行一个完整的PCB板设计前仿真时，按照一定步骤规范地完成仿真设计，将会为你的仿真工作带来极大的方便。可以减少整个仿真工作的工作量、可以减少整个仿真工作中出现错误的可能性、可以留下一个完整的有价值的文档，同时也能养成良好的仿真工作习惯，为今后高效的完成高速电路的仿真设计打下基础。首先，我们知道Cadence公司的EDA软件可以运行在WindowsNT环境下和UNIX环境下，除非特别说明，本文所述都是在WindowsNT环境下。SPECCTRAQuest是CadenceEDA工具中有关高速电路设计的一个模块。在进行网络拓扑结构提取和信号分析之前，一些前期的准备工作必须正确完成。PCB板外型边框（Outline）根据实际结构设置PCB板边框。PCB板叠层（Stackup）主要确定PCB板布线层数以及层叠(stack-up)方式，会直接影响到印制线的布线和阻抗。根据芯片管脚数、芯片密度、网表密度等方面来考虑。然后根据实际情况确定叠层参数，可以选用各个PCB制板公司推荐的叠层参数。关键是要选取合适的布线阻抗。在Cadence中打开SetupAdvisor进入EditStack-up对话框，如图1，进行编辑。导入网表（Netlist）器件预布局（Placement）将其中的关键器件进行合理的布局，主要涉及相对距离、抗干扰、散热、高频电路与低频电路、数字电路与模拟电路等方面。PCB板布线分区（Rooms）主要用来区分高频电路与低频电路、数字电路与模拟电路以及相对独立的电路。元器件的布局以及电源和地线的处理将直接影响到电路性能和电磁兼容性能。PCB板禁止布线区划分（Keepouts）根据PCB制板工艺的要求确定禁止布线区。图1Stack-up编辑框在完成上述工作以后，还要对将要进行仿真设计的PCB板做如下设置：设置PCB板直流电源网络对于含有多种电压值电源供电的PCB板，正确的设置尤显重要。在Cadence中打开SetupAdvisor进入IdentifyDCNets对话框，如图2，进行编辑。图2设置直流电源网络设置器件类型一般器件类型在原理图库中已经指定并带入PCB图中，但仍然需要对器件类型进行确认，以防不正确的设置。电阻、电阻排、电容、电感、晶体管、保险丝、二极管等都要设置成DISCRETE。为所有IC和独立元器件附仿真模型所有在仿真设计中需要模型的器件的仿真模型在原理图库中都应该正确指定，对于电阻、电容这些独立元器件需要在原理图中正确指定VALUE属性，SPECCTRAQuest可以自动为它们分配ESpice模型。首先，打开SignalLibraryBrower对话框，若已有规范的完整DML模型库，我们可以直接将需要的模型库加入到工作库中。若只有IBIS模型，则需要按Translate-后选择ibis2signoise将IBIS模型转换成DML模型。如图3。图3仿真模型库设置框然后打开SignalModelAssignment对话框，AutoSetup将自动分配模型给每个已经指定模型的器件。如图4。也可以按FindModel为器件手工分配模型，或按CreateModel编辑生成一个模型，这需要有足够的建模经验。模型分配好后运行SignalAudit会有一个详细的报告，需要仔细的检查。图4仿真模型分配窗设置正确的管脚类型和器件类型一样，所有器件管脚类型在原理图中已经指定，但仍需确认。连接器、独立元器件的管脚类型应为UNSPEC。在图4窗口中点击RefDesPins栏后可以检查每个器件的每个管脚类型。3仿真步骤1、拓扑的抽取在模型添加完成后，即可进入信号线的仿真阶段。从Allegro或SPECCTRAQUEST中都可以进入ConstraintManager，Allegro的路径是Setup－》ElectricalConstraintSpreadsheet，SPECCTRAQUEST中的进入路径是Constraints－》ElectricalConstraintSpreadsheet。ConstrainManager是Cadence的约束管理器，所有连线的拓扑抽取以及对网络赋拓扑都是在这儿进行的。打开界面，如同图5所示：图5ConstraintManager界面从左边分类栏看，分成两类，ElectricalConstraintSet类是中所有已经输入到该管理器的电气约束约定，Net类是电路中所有的网络。第一次打开时，第一类是空的。对Net类，打开下面的任何一分类，都可以抽取拓扑。在Net栏点击SignalIntegrity、Timing、Routing的任何一个，右边就会将本板的全部网络显示出来，如图6所示。各个网络按字母排列，其中前面有“＋”号的表示是总线或Xnet。右击所选网络选择SigXplorer，就将拓扑抽取出来并进入SQsignalexplorerexpert界面图7，所有网络的前仿真是在这个界面中进行的。图6抽取网络拓扑图7SignalExplorer界面2、参数设定因为对各个器件及阻容器件的模型已经在全部指定，所以抽取出来的拓扑上面的各IO都有相应的IO模型，对那些没有指定的模型，Cadence会赋给它缺省的模型。Cadence抽出的拓扑结构是根据各元器件的相对位置并考虑到布线方便抽取的，其中互连线的距离是它计算的曼哈顿距离（即Δx+Δy）。仿真的主要目的就是根据仿真的结果优化网络的拓扑结构，用来约束PCB布线，使布线按照最优结果方向进行。SQSignalExplorerExpert界面除了菜单与工具栏以外分为两个部分，即上面的拓扑示意图与下面的参数、测量选择以及结果、控制的标签窗口。在下面的Parameters标签窗口中的白色区域是可以编辑的，而灰色区域是无法编辑的，CIRCUIT是整个参数的总标题，下面的tlineDelayMode栏可以选择是用时间还是用长度表示传输线的延时（若用长度表示，则缺省的单位是mm，若用时间表示，则缺省的单位是ns，其中传输线的缺省传输速度是140mm每ns）；userRevision表示目前的拓扑版本（第一次一般是1.0，以后修改拓扑时可以将此处的版本提高，这样以后在ConstraintManage里不用重新赋拓扑，只要升级拓扑即可）。点击开单板名称后（本例中即ODTA），下面就列出本拓扑的内各个元件（包括器件、阻容、电源、传输线），可以编辑各个元件的特性；对器件，可以选择对应管脚的IOBUFFER模型，但一般不推荐去更改它的模型，因为已经赋给器件整体模型了，相应的IOBuffer的模型也就确定了。对阻容器件，可以更改它们的阻容值；对电源，可以更改电源值；对传输线，可以更改以下几项：impedance，即传输线的交流阻抗，可以根据叠层情况在适当范围内更改它；propDelay，即传输线的延时来表示的长度；traceGeometry，传输线的类型，即是微带线或带状线，由于在前仿真中传输线是用一个集中式的无损耗模型来表示的，所以这边选择微带线或带状线的关系并不大；velocity，传输线的信号传输速度，这边一般不去改变它，用它的缺省值，即5567.72mil/ns，约14cm/ns。为了得到更大范围内的仿真结果，扩大参数的选择范围，我们一般对阻容器件的阻值、传输线的阻抗、传输线的长度选择多个值进行扫描。在各个元件的参数设定后，即可在拓扑上加激励进行仿真。首先是加激励源，点击模型上面、位号下面的Tristate，出现如图8所示的窗口进行选择：图8激励源设置框在Cadence中共有7种激励：Pulse：脉冲方波，就是时钟源性质的波形，如果选择Pulse，整个界面中的其他选项是灰的，不允许再选；Rise：表示一个上升沿；Fall：表示一个下降沿；Custom：表示一种可以自定义的波形激励，这是最常用的波形，在这种形式下，首先在Frequency中输入信号的频率，在Pattern中输入波形的形状。其它的填缺省即可；QuiteHi：稳定高电平；QuiteLo：稳定低电平；Tristate：三态，对非驱动源，都选择三态。我们介绍一下反射仿真的步骤，在反射仿真中，设定拓扑中的各种参数后，指定驱动源，注意在Measurement标签窗口中选择Reflection，在Reflection下面将需要显示结果的值选中。另外还需要设置整个仿真的参数，选择Analyze——》Preference，弹出图9所示的窗口：图9仿真参数设置框其中标签PulseStimulus设置驱动源类似时钟波形仿真时的仿真参数，在SwitchingFrequency中填入时钟的频率，其它项保持它们的缺省值；在标签SimulationParameters中设置仿真的时间、精度等，如果你对FixedDuration选中，则仿真时间长度就是后面空格中的值，否则它将对你在激励源中填入的所有波形进行仿真。对WaveformResolution中是指仿真的精度，即每隔多少时间取一点进行仿真，如果这儿用的是Default，那么Cadence自动认定精度是仿真总时间的百分之一，也就是说它总共抽取100个点进行仿真。对CutoffFrequency中是指选定范围内对互连线的寄生参数进行计算，这主要是指在拓扑中具有真实的传输线线段时，在前仿真中可以不管这一项。对BufferDelays是指如何从仿真中得到BufferDelay，若选择FromLibr