微电子器件与工艺课程设计

目录一·课程设计目的与任务……………………………………………………………1二·设计的内容………………………………………………………………………1三·设计的要求与数据………………………………………………………………1四·物理参数设计……………………………………………………………………24.1各区掺杂浓度及相关参数的计算………………………………………………24.1.1各区掺杂浓度……………………………………………………………44.1.2迁移率………………………………………………………………………44.1.3扩散系数与电阻率………………………………………………………54.1.4少子寿命和扩散长度……………………………………………………54.2集电区厚度Wc的选择………………………………………………………64.3基区宽度WB…………………………………………………………………74.5扩散结深的设计………………………………………………………………94.6芯片厚度和质量……………………………………………………………104.7晶体管的横向设计、结构参数的选择……………………………………10五、工艺参数设计……………………………………………………………………115.1工艺部分杂质参数…………………………………………………………125.2基区相关参数的计算………………………………………………………145.3发射区相关参数的计算……………………………………………………155.4氧化时间的计算……………………………………………………………16六、物理参数与工艺参数汇总………………………………………………………17七、工艺流程图………………………………………………………………………19八、生产工艺流程……………………………………………………………………23九、版图………………………………………………………………………………33十、心得体会…………………………………………………………………………34十一、参考文献………………………………………………………………………35PNP双极型晶体管的设计一、课程设计目的与任务《微电子器件与工艺课程设计》是继《微电子器件物理》、《微电子器件工艺》和《半导体物理》理论课之后开出的有关微电子器件和工艺知识的综合应用的课程，使我们系统的掌握半导体器件，集成电路，半导体材料及工艺的有关知识的必不可少的重要环节。目的是使我们在熟悉晶体管基本理论和制造工艺的基础上，掌握晶体管的设计方法。要求我们根据给定的晶体管电学参数的设计指标，完成晶体管的纵向结构参数设计→晶体管的图形结构设计→材料参数的选取和设计→制定实施工艺方案→晶体管各参数的检测方法等设计过程的训练，为从事微电子器件设计、集成电路设计打下必要的基础。二、设计的内容设计一个均匀掺杂的pnp型硅双极晶体管，满足T=300K时，基区掺杂浓度为NB=1016cm-3,`共发射极电流增益hfe=50。BVCEO=60V，设计时应尽量减小基区宽度调制效应的影响，假设经验参数为年n=3)三、设计的要求与数据1．了解晶体管设计的一般步骤和设计原则2．根据设计指标选取材料，确定材料参数，如发射区掺杂浓度NE,基区掺杂浓度NB,集电区掺杂浓度NC,根据各区的掺杂浓度确定少子的扩散系数，迁移率，扩散长度和寿命等。3．根据主要参数的设计指标确定器件的纵向结构参数，如集电区厚度Wc，基区宽度Wb，发射极宽度We和扩散结深Xjc,发射结结深Xje等。4．根据扩散结深Xjc,发射结结深Xje等确定基区和发射区预扩散和再扩散的扩散温度和扩散时间；由扩散时间确定氧化层的氧化温度、氧化厚度和氧化时间。5．根据设计指标确定器件的图形结构，设计器件的图形尺寸，绘制出基区、发射区和金属接触孔的光刻版图。6.根据现有工艺条件，制定详细的工艺实施方案。7．撰写设计报告四、物理参数设计4.1各区掺杂浓度及相关参数的计算4.1.1各区掺杂浓度本实验的晶体管的设计指标：T=300K时，集电极--发射极BVCEO=60V。NB=1016cm-3。对上表参数进行仔细分析后可发现，上述参数中，只有击穿电压主要由集电区电阻率决定。因此，集电区电阻率的最小值由击穿电压决定，在满足击穿电压要求的前提下，尽量降低电阻率，并适当调整其他参量，以满足其他电学参数的要求。√√（《半导体器件物理》P141）注：n取2~4.图1击穿电压与杂质浓度的关系因为现代工艺中多采用Si作为晶体管的衬底材料，根据要求=222.5V，读出集电区的掺杂浓度为。一般的晶体管各区的浓度要满足NENBNC，因此，根据经验可取:(1)集电区杂质浓度取：。（2）基区杂质浓度取：6。（3）发射区杂质浓度取：8。4.1.2迁移率图2迁移率与杂质浓度的关系图通过图2可以查出在300K时，集电区、基区和发射区各自的少子与多子的迁移率如下。少子多子（用于计算电阻率）集电区C—P基区B----N发射区E---P表1各区少子和多子迁移率4.1.2扩散系数与电阻率根据公式可得少子的扩散系数：根据爱因斯坦关系式qkTD可以求出各区少子的扩散系数根据公式各区电阻率：（衬底电阻率）68（《半导体物理》P95）4.1.3少子寿命和扩散长度图3P型硅中少子电子的寿命和扩散长度与参杂浓度的关系图4P型硅中少子空穴的寿命和扩散长度与参杂浓度的关系为得到较合理的基区准中性宽度，少子寿命取如下经验值：τ4ττ6注明：这里的少子寿命偏大，故取器件物理287页的经验值，为了方便得到较合理的基区准中性宽度，所以这里的少子寿命取值如下：sC610sB610sE710根据公式，得到扩散长度：CL√τ√6L√τ√6L√τ√744.2集电区宽度Wc的选择（1）集电区厚度的最小值集电区厚度的最小值由击穿电压决定。通常为了满足击穿电压的要求，集电区厚度WC必须大于击穿电压时的耗尽层宽度，即CWmBX(mBX是集电区临界击穿时的耗尽层宽度）。对于高压器件，在击穿电压附近，集电结可用突变结耗尽层近似，因而:WXm[CBOSV02CqN][−−]而增大集电区厚度会使串联电阻rcs增加，饱和压降VCES增大。为了不增加串联电阻又能提高二次击穿耐量，故取umWC14。4.3基区宽度WB的选择（1）基区宽度的最大值对于低频管，与基区宽度有关的主要电学参数是，因此低频器件的基区宽度最大值由确定。当发射效率1时，电流放大系数][122BBLW，为了使器件进入大电流状态时，电流放大系数仍能满足要求，因而设计过程中取4。因此基区宽度的最大值可按下式估计𝑊𝐵[L𝑛𝐵𝛽][(−)]4𝜇𝑚所以基区宽度的最大值为9.3um。（2）基区宽度的最小值为了保证器件正常工作，在正常工作电压下基区绝对不能穿通。因此，对于高耐压器件，基区宽度的最小值由基区穿通电压决定。当是三极管的击穿电压是雪崩击穿电压和穿通电压中较小的一个确定。()6(78)884()所以击穿电压为。由上得当没有发生传穿通时就发生了雪崩击穿。对于均匀基区晶体管，当集电结电压接近雪崩击穿时，基区一侧的耗尽层宽度为:210]2[CBOCBCBSmBBVNNNqNX[8846]所以基区宽度的取值范围为：W𝜇𝑚（3）基区准中性宽度的计算与PN结二极管的分析类似，在平衡和标准工作条件下，BJT可以看成是由两个独立的PN结构成，它在平衡时的结构图如下所示：图5平衡条件下的pnp三极管的示意图具体来说，由于BENN，所以E-B耗尽区宽度（EBW）可近视看作全部位于基区内，又由CBNN，得到大多数C-B耗尽区宽度（CBW）位于集电区内。因为C-B结轻掺杂一侧的掺杂浓度比E-B结轻掺杂一侧的浓度低，所以CBW＞EBW。另外注意到BW是基区宽度，W是基区中准中性基区宽度；也就是说，对于PNP晶体管，有：nCBnEBBxxWW其中nEBx和nCBx分别是位于N型区内的E-B和C-B耗尽区宽度。在BJT分析中W指的就是准中性基区宽度。E-B结的内建电势：()C-B结的内建电势：()∵BENN可以当成单边突变结处理根据公式,E-B结在基区一边的耗尽层宽度nEBx为：X[Sε][884688]根据公式,B-C结在基区一边的耗尽层宽度为X：X[Sε][8846676]cm=0.66根据公式基区的准中性宽度：dWL(WL)68W4(W)WW4由上述可得基区总宽度：WWXX满足条件：𝜇𝑚𝜇𝑚，这个宽度是允许的。为方便计算与制作取W4.5扩散结深的设计在晶体管的电学参数中，击穿电压与结深关系最为密切，它随结深变浅，曲率半径减小而降低，因而为了提高击穿电压，要求扩散结深一些。但另一方面，结深却又受条宽限制，当发射极条宽CjSX条件时，扩散结面仍可近似当做平面结。但当SE随着特征频率Tf的提高，基区宽度WB变窄而减小到不满足SEXj时，发射结变为旋转椭圆面旋转椭圆面。发射结集电结两个旋转椭圆面之间的基区体积大于平面结之间的基区体积，因而基区积累电荷增多，基区渡越时间增长。按照旋转椭圆的关系，可以解出当SE与Xj接近时，有效特征频率为)(13020BTTeffWff式中BjcWX0，因此，BjcWX愈大，有效特征频率愈低。图4也明显表明，BjcWX越大，则基区积累电荷比平面结时增加越多。由于基区积累电荷增加，基区渡越时间增长，有效特征频率就下降，因此，通常选取1eBjWX，则：Xje＝WB＝7um2BjcWX，则：Xjc＝2WB＝14um4.6芯片厚度和质量的选择本设计选用的是电阻率为cm4.2的P型硅，晶向是111。硅片厚度主要由集电结深、集电区厚度、衬底反扩散层厚度决定。同时扩散结深并不完全一致，在测量硅片厚度时也存在一定误差。因此在选取硅片厚度时必须留有一定的的余量。衬底厚度要选择适当，若太薄，则易碎，且不易加工；若太厚，则芯片热阻过大。因此，在工艺操作过程中，一般硅片的厚度都在300um以上，但最后要减薄到150～200um。硅片的质量指标主要是要求厚度均匀，电阻率符合要求，以及材料结构完整、缺陷少等。4.7晶体管的横向设计、结构参数的设计4.7.1横向设计进行晶体管横向设计的任务，是根据晶体管主要电学参数指标的要求，选取合适的几何图形，确定图形尺寸，绘制光刻版图。晶体管的图形结构种类繁多：从电极配置上区分，有延伸电极和非延伸电极之分；从图形形状看，有圆形、梳状、网格、覆盖、菱形等不同的几何图形。众多的图形结构各有其特色。此次设计的晶体管只是普通的晶体管，对图形结构没有特别的要求，所以只是采用普通的单条形结构。三极管剖面图如图6，三极管俯视图如图7？？？。区分结深与面积与基区宽度图6三极管剖面图CBE图6三极管俯视图4.7.2基区、发射区与集电区面积的计算4.7.2.1基区面积的设计基区面积的上下限由晶体管的热阻指标决定，其上限由功率增益指标决定。而下限值由下式决定：TBRwA，其中w为管芯晶片的厚度，硅的热导率κ=0.85W/℃•cm.基区面积无特别要求，根据经验取有效的2200mAB4.7.2.2发射区面积的设计根据设计要求，涉及到集电极电流CI受基区电导调制效应的限制。有公式：由于题目没有对面积作要求，取ImAAIW4864.7.2.3集电区面积的设计（可以认为是恒定的，但是实际上不是恒定的，如果要考虑实际情况就要看三极管的Ic-Uce曲线）由最大饱和压降VCES≤2V可得到：CCccmjcjeCESAWIVVV其中jeV、jcV为临界饱和时的结压降，通常1.0jcjeVVV，C可以到《半导体物理学》第七版，电子工业出版社一书的124页AIρVS(VJVJ)446另外，为满足散热要求，AC要取大一些。故最终决定的三个区的面积分别为：A，A，ACBE五、工艺参数设计晶体管工艺概述在集成电路工艺中，最早得到广泛应用的一种双极型工艺技术就是所谓的三重扩散方法，由于其成本低、工艺简单以及成品率高等优点，这种技术直到今天在某些应用领