CMOS运算放大器报告

集成电路设计实验报告CMOS运算放大器设计班级11电子A班姓名葛坤学号1115102016教师程梦璋华侨大学电子工程系目录一、运算放大器...............................................................................................................................1二、电路结构分析...........................................................................................................................22.1、小信号等效电路..............................................................................................................22.2、直流开环电压增益..........................................................................................................22.3、输入输出电压传输方程..................................................................................................32.4、电路的零极点..................................................................................................................42.5、小信号带宽......................................................................................................................42.6、共模抑制比......................................................................................................................5三、电路参数设计...........................................................................................................................53.1、运算放大器的手工计算..................................................................................................53.2、验证手工计算的运放主要参数......................................................................................7四、仿真结果与分析.......................................................................................................................81、运放的输入失调电压仿真.................................................................................................92、运放的共模输入范围.......................................................................................................103、运放的输出电压摆幅特性...............................................................................................104、运放的小信号相频和幅频特性.......................................................................................115、运放的静态功耗...............................................................................................................136、运放的转换速率分析.......................................................................................................137、运放的共模抑制比分析...................................................................................................148、运放的电源电压抑制比分析...........................................................................................149、运放各器件仿真结果和手算结果对比...........................................................................151一、运算放大器运算放大器是模拟集成电路设计中的基本电路模块，图1.1所示的是一个电容性负载的两级CMOS基本差分运算放大器，其中，Part1为运算放大器的电流镜偏置电路；Part2为运算放大器的第一级放大器；Part3为运算放大器的第二级放大器。第一级放大器为标准基本差分运算放大器，第二级放大器为PMOS管作为负载的NMOS共源放大器。为了运算放大器的工作稳定性，在第一级放大器和第二级放大器之间采用补偿网络来消除第二个极点对低频放大倍数、单位增益带宽和相位裕度的影响。在运算放大器的电路结构图中，M1，M2，M3，M4，M5构成PMOS对管作为差分输入对，NMOS电流镜作为输入对管负载，尾电流控制差分输入对的标准基本差分运算放大器；M6，M7构成以PMOS管作为负载的NMOS共源放大器；M14（工作在线性区）和电容CC构成运算放大器的第一级和第二级放大器之间的补偿网络；M9～M13以及R1组成运算放大器的偏置电路。M11M10M9M8M1M2M3M4M5M6M7M14CCM13R1M12VoutVin-Vin+VDDCLPart1Part2Part3图1.1CMOS两级运放的电路结构运算放大器的设计指标见表1.1，下面将根据该表给定的运放性能指标进行两级运放的主体电路设计，然后设计两级运放的偏置电路，最后介绍该运放的版图设计。其设计流程是：首先根据技术指标，手工估算电路中各晶体管的宽长比；然后再对其进行仿真；通过反复的仿真和修改各个晶体管的参数，进行电路参数优化，最终达到设计要求的性能指标。2表1.1运放性能指标性能单位数值小信号低频电压增益（DCGain）V/V3000单位增益带宽（Unit-GainBandwidth）MHz100相位裕度（PhaseMargin）度70转换速率（SlewRate）V/μS100建立时间1%（SettlingTime）ns80共模抑制比（CommonModeRejectionRatio）dB80电源电压（PowerSupply）V5输入共模范围（InputCommonModeRange）V1.5~3.5电压输出范围（OutputRange）V0.3~4.7负载电容（LoadCapacitance）pF2功耗（PowerConsumption）mW15电源电压抑制比（PowerSupplyRejectionRange）dB80二、电路结构分析2.1、小信号等效电路暂时不考虑调电阻M14，绘出电路的等效模型，如图2.1所示：图2.1等效电路模型2.2、直流开环电压增益第一级：)||(,||,422111421211oommoommmrrgRGArrRggG第二级：)||(,||,76622176262oommoommrrgRGArrRgG故总的直流开环电压增益为：)||)(||(764262210oooommrrrrggAAA32.3、输入输出电压传输方程图2.2、第一级小信号等效电路分别在节点2和节点3列KCL，得到：图2.3、第二级小信号等效电路对节点3运用KCL得到：对节点5运用KCL得到：42.4、电路的零极点将两级传递函数结合起来，得到两级运放的总的传递函数为：其中，Av0为直流增益，传递函数的零极点如下：另外要注意的是，这个电路中还存在着两个右半平面的零点，它们可能都在10倍GBW之外，较近的一个是由M2的CGD引起，大约为gm2/CGD，较远的一个由M6的CGD引起，大约为gm6/CGD。采用RZ的超前相位补偿不会改变这两个RHP零点的位置。2.5、小信号带宽上式中，含有两个工艺参数μp和COX，而设计参数有四个，分别是CC、W1、L1和VGST1，可以看到GBW与管子的沟道宽度和过驱动电压成正比，而与CC和L成反比。也就是说，要得到高的GBW就需要增大M1和M2管的过驱动电压或者减小其沟道长度，同时可以发现，这与提高增益的要求是相互抵触的，而且管子面积的减小也会使得噪声性能变差，所以在设计电路的时候，需要根据具体应用和设计指标进行权衡。52.6、共模抑制比将跨导和单管输出阻抗替换，忽略单管输出阻抗的沟道长度调制效应，考虑IDS1＝IDS2＝IDS3＝IDS4＝IDS5/2，得到：降低过驱动电压可以提高CMRR，另外将M5替换成高阻抗电流源也可以提高CMRR，但这样会降低共模输入范围。三、电路参数设计3.1、运算放大器的手工计算假设从该运放设计所采用的工艺模型中查到以下主要工艺参数)/(432VACoxkpp，)/(922VACoxknn，VTHN=0.54V，|VTHP|=0.75V1、通过运放转换速率SR求M5的漏极电流假设:网络补偿电容Cc=2pf，因为SR=ID5/Cc=100V/μs，ID5为M5的漏极电流，则：ID5=SR×Cc=100V/μs×2×1210=200μA。由于流过M5的电流为200μA，则流过M1、M2、M3和M4的电流为200A/2=100μA。2、通过MOS管的饱和区和线性区的临界过驱动电压求M5的W/L宽长比因为M5工作在饱和状态，则VDS5≥（VGS5–︱VTHP︱），在线性区和饱和区的交界处的临界过驱动电压Veff5=VDS5=VGS5–︱VTHP︱，则：2555)(2effpdVLWkI（3.1）2552)(effpdVKILW（3.2）根据共模输入电压的最大值的要求为3.5V。由于Vin（cm）max=VDD–Veff5–Vgs1=3.5V，且，Vgs=Veff+︱VTHP︱。假设M5和M1管的临界过驱动电压相同，即Veff5=Veff1=Veff。则3.5V=5–Veff–Veff–︱VTHP︱=5–2Veff–0.75，即2Veff=5–3.5–0.75=0.75V，Veff=0.375V，所以615.66)375.0(/4320022)(222255VVAAVKILWeffpd