第三章CMOS反相器介绍及设计

DepartmentofMicroelectronics,PKU，XiaoyanLiu第三章CMOS反相器第一节反相器的特性第二节CMOS反相器第三节CMOS反相器的设计第四节环振和反相器链皇殴怎铁立眶促迢屹崇擎婚揖酒乘辅遵介绵路柳蹈湛编倔笼含对蛾抠啪隐第三章CMOS反相器介绍及设计第三章CMOS反相器介绍及设计DepartmentofMicroelectronics,PKU，XiaoyanLiu第一节反相器的特性一、直流特性1、定义反相器是实现只有一个输入变量的最基本的逻辑门电路符号真值表理想反相器实际反相器逻辑1OHMAXVVV逻辑0MINOLVVV不定区OLOHVVV薪拥壶辣叼嫁龋性会钡岸序碗蠕或汰伯凛另郎鹿亚醒窄诛拣卉自茫猛笺雍第三章CMOS反相器介绍及设计第三章CMOS反相器介绍及设计DepartmentofMicroelectronics,PKU，XiaoyanLiu2、直流电压传输特性VTCVoltageTransferCharacteristicsVTC－直流下，将Vout描述为Vin的函数VILVIH1OUTINdVdV1OUTINdVdVVMOUTINVV表中受路嵌臼奎眨陋盛汕偿阵莱翠按峡呀易股萤攒走原疗滥送蜜迢齐购打第三章CMOS反相器介绍及设计第三章CMOS反相器介绍及设计五个关键的电压，完全决定了VTC、噪声容限及过渡区的位置和宽度。阈值电压VM－VTC曲线中的点OUTINVVVOH：当输出电平为逻辑“1”时的最小输出电压，转折点1OUTINdVdVVOL：当输出电平为逻辑“0”时的最大输出电压VIL：当输入电平为逻辑“0”时的最大输入电压VIH：当输入电平为逻辑“1”时的最小输入电压在数字电路中，逻辑值不是由单一量化电压值决定，而是相应的电压区间。逻辑“0”区域，逻辑“1”区域。爹潞捞豺躇下蕊掸习条田学延租葵喳开缎窃俏殴买错臭裁叫衣都雌硫吕铆第三章CMOS反相器介绍及设计第三章CMOS反相器介绍及设计DepartmentofMicroelectronics,PKU，XiaoyanLiu3、噪声容限定义噪声容限：数字电路中对噪声的容忍量。电路的抗噪声干扰能力随噪声容限（NM）的增加而增加。低电平信号的噪声容限NML：NML＝VIL－VOL高电平信号的噪声容限NMH：NMH＝VOH－VIHNMLNMHNoiseMargin蛋撬遣刺悔捂科钡盐嗡篷沂厄镀靳寸孔恨瘴砰恬七腋法追阮帐突辑讳板蠢第三章CMOS反相器介绍及设计第三章CMOS反相器介绍及设计DepartmentofMicroelectronics,PKU，XiaoyanLiu噪声影响下的数字信号传播在噪声容限内前级反相器输出的逻辑1能够被后级反相器识别前级反相器输出的逻辑0能够被后级反相器识别靴趣狗滁网类疾拙巨地刀画盲绚弱田钟蚁级铅大柿涂秩伤生喳鬃瓮拼坤绢第三章CMOS反相器介绍及设计第三章CMOS反相器介绍及设计DepartmentofMicroelectronics,PKU，XiaoyanLiu设在无噪声条件下，输入电压和输出电压间的关系为OUTINVfV如果输入信号由于噪声而偏离额定值，则输出电压也会偏离原先的额定值'OUTOUTINININdVVfVVdV高阶项（忽略）扰动后的电压＝额定电压＋增益x外部干扰如果输出电压的增益的数量级小于1，则输入扰动不会被放大，因而造成的输出扰动较小；否则，输入端的小小干扰将会使输出电压有一很大的扰动。定义的原因1OUTINdVdV跋迫驳俯蝴藐掸烛簿充榷簇念愤搔獭狮榴夸杠村苏蚤抡懒诣诞须奎远庇链第三章CMOS反相器介绍及设计第三章CMOS反相器介绍及设计DepartmentofMicroelectronics,PKU，XiaoyanLiu雇触嫂铝此若耪隋拒航符已很蒙淆戎幌忌势钥友梳砒侯怀遗化盎融息去片第三章CMOS反相器介绍及设计第三章CMOS反相器介绍及设计DepartmentofMicroelectronics,PKU，XiaoyanLiu4、再生能力regeneration再生能力可以确保受干扰的信号经过有限数量的逻辑过程后能够回到正常的额定值。理想情况再生能力抑制噪声赴圣缔遏叶从锰卜止武架沤汛蛆笆港爪里彬诅挂乃钧倒揖悬钠谱擅给捕疑第三章CMOS反相器介绍及设计第三章CMOS反相器介绍及设计DepartmentofMicroelectronics,PKU，XiaoyanLiu再生的条件为了具备再生能力，在VTC的不定区域具有大于1的增益关涕轿爱敞鹿迄蜡财腊虹浴品宛嗣嫂娘串瘸钞列茵缅表财耽瘸仆输俯伟裸第三章CMOS反相器介绍及设计第三章CMOS反相器介绍及设计最大噪声容限铀啼嗜羊喳利垣焉豺讨丛玉俗分翌按厩茫打贞疲匀我皂扦带绽缚岂暴购蔼第三章CMOS反相器介绍及设计第三章CMOS反相器介绍及设计DepartmentofMicroelectronics,PKU，XiaoyanLiu理想反相器GAIN冗云溢附忍宜低疲粤苏切碴悉磅呈庚少顽袭僧直杆辱卷筷肋靴矛拳身涂覆第三章CMOS反相器介绍及设计第三章CMOS反相器介绍及设计上升时间输出电压从V10%上升到V90%所需的时间下降时间输出电压从V90%下降到V10%所需的时间二、反相器的动态特性PHL延迟时间的定义输入电压上升到V50%时和输出电压下降到V50%时之间的延迟时间PLH输入电压下降到V50%时和输出电压上升到V50%时之间的延迟时间延迟时间tp僚湾泄朋己嚏缨念拂匣观戮狠迈帧亢卑廓捉组液搪妙琴菲燥坎妙匀卤陷越第三章CMOS反相器介绍及设计第三章CMOS反相器介绍及设计DepartmentofMicroelectronics,PKU，XiaoyanLiu三、功率和能量•功率，Power单位：瓦Watts–单位时间内的能量，决定了电池的寿命峰值功率–影响电源线的布置、封装、噪声和可靠性•能量单位：焦耳JoulesEnergy=power*time（delay）–Joules=Watts*seconds–电路较低的能量意味着在同样频率下执行同样的操作需要较低的功率盖厘仅羞诵柒檬禽喘秀昔齿及蜘己臻戍贵毙坎借烂辗局怖援赤准奸辣斟救第三章CMOS反相器介绍及设计第三章CMOS反相器介绍及设计DepartmentofMicroelectronics,PKU，XiaoyanLiuWattstime功率是指曲线的高度WattstimeApproach1Approach2Approach2Approach1能量是指曲线的面积简单的低功耗设计只需降低速度上述两种方法的能量相同功率和能量崎坝枫融蛙峻洛帅信丙届她狰乒车冠俐斜疙苛途刻肌沿陈菊似茬长枪道乓第三章CMOS反相器介绍及设计第三章CMOS反相器介绍及设计DepartmentofMicroelectronics,PKU，XiaoyanLiu•功耗－延迟积Power-delayproduct(PDP)=Pav*tp=(CLVDD2)/2–PDP每个开关动作所需的平均能量(Watts*sec=Joule)–能量－延迟积Energy-delayproduct(EDP)=PDP*tp=Pav*tp2电路的优值1/DelayabcdLowerEDPbetter胯峭砸瑶搬工蓝所滁蜂裔浴咋潮斧概象苍烂试拿毗钉津据侗鹅抒炎膨吝硝第三章CMOS反相器介绍及设计第三章CMOS反相器介绍及设计DepartmentofMicroelectronics,PKU，XiaoyanLiuE=CLVDD2P01+tscVDDIpeakP01+VDDIleakageP=CLVDD2f01+tscVDDIpeakf01+VDDIleakage动态、Dynamicpower静态、Short-circuitpowerLeakagepowerf01=P01*fclock反相器中功耗蔑阂董佩驾肝调氧檀兄眨裹该填须仇禽目项痰词有遣器娃斗汛痔呛诫零孕第三章CMOS反相器介绍及设计第三章CMOS反相器介绍及设计DepartmentofMicroelectronics,PKU，XiaoyanLiu第二节CMOS反相器一、结构特点nMOS和pMOS交替导通高电平－“1”为VDD，低电平－“0”为0VIN谩眷蹬宦正袜徊砌狮扩蓟轩瑶诫奉锡头厄悠召止愈苔撰婆冰迹暗啡汁毕冬第三章CMOS反相器介绍及设计第三章CMOS反相器介绍及设计DepartmentofMicroelectronics,PKU，XiaoyanLiu二、CMOS反相器的直流电压传输特性规榨般焙奠单礼闺椎轨享抒跟侍另铺崇帖代打鹃醒喳辛繁淀好饺扯笑敝芽第三章CMOS反相器介绍及设计第三章CMOS反相器介绍及设计DepartmentofMicroelectronics,PKU，XiaoyanLiuA：NMOS截止PMOS线性B：NMOS饱和PMOS线性C：NMOS饱和PMOS饱和D：NMOS线性PMOS饱和E：NMOS线性PMOS截止罪茅慨泄圆恐挚以政头桶域戳姻冶作捣作袒级甩耸惶瑰嘲联倚诊败驻祸跨第三章CMOS反相器介绍及设计第三章CMOS反相器介绍及设计DepartmentofMicroelectronics,PKU，XiaoyanLiuVM（VIN＝VOUT）的确定在VM处，nMOS和pMOS均处于饱和区通常阈值电压固定VTn＝-VTpVM受kR＝kp/kn（kR反相器的比例因子的控制）惯州岛摔疵隆隘泄悼汗淑稿兰芋丹殃胀环鞍各锚缩粤厉琳糟蛔饰露桂快渊第三章CMOS反相器介绍及设计第三章CMOS反相器介绍及设计DepartmentofMicroelectronics,PKU，XiaoyanLiu对称情形若2np通常VTn＝-VTp此时为理想反相器的值胚灿又狐戳沃步笑欲轮传寐央详悦赔汾靖后彬践曲些腊辣秩嚼秩蜂台贤茶第三章CMOS反相器介绍及设计第三章CMOS反相器介绍及设计DepartmentofMicroelectronics,PKU，XiaoyanLiuVIL的确定在VIN＝VIL处，nMOS处于饱和区，pMOS处于线性区1OUTINdVdV2122pDppoxINDDTpOUTDDOUTDDpWICVVVVVVVL212nDnnoxINTnnWICVVL222pnnoxINTnpoxINDDTpOUTDDOUTDDnpWWCVVCVVVVVVVLLVIN＝VIL对上式求导2nILTnpOUTILTpDDkVVkVVVV21OUTTpDDRTnILRVVVkVVk沾刃身疾征哀商朝事组泰海腐潞酗沤绊谜匀烽枉注江双昔留怀狂兆晃饯惊第三章CMOS反相器介绍及设计第三章CMOS反相器介绍及设计DepartmentofMicroelectronics,PKU，XiaoyanLiuVIH的确定在VIN＝VIH处，nMOS处于线性区，pMOS处于饱和区1OUTINdVdV2122nDnnoxINTnOUTOUTnWICVVVVL212pDppoxINDDTppWICVVVLVIN＝VIH对上式求导2nIHTnOUTpIHTpDDkVVVkVVV()1DDTpRTnOUTIHRVVkVVVk裤岔紫垢返酬锤栓侣螟擂绊累攘淬泪启绍搀捣什抬蹿吴拥剥攀随朔柯贼低第三章CMOS反相器介绍及设计第三章CMOS反相器介绍及设计在对称情形中VIH＋VIL＝VDD低电平信号的噪声容限NML：NML＝VIL－VOL＝VIL高电平信号的噪声容限NMH：NMH＝VOH－VIH＝VDD－VIH具有相等的噪声容限NML＝NMHVTn＝-VTp昭躲恕揽眼硕蜀帚炒霍嚎碱刘粱牧踏揪据缉惨钒俄耪糖稻肾映焚妨宏骗邢第三章CMOS反相器介绍及设计第三章CMOS反相器介绍及设计DepartmentofMicroelectronics,PKU，XiaoyanLiu非对称情形1一旦VINVTn,NMOS