EDA课程设计数字时钟

序号综合成绩优秀（）良好（）中等（）及格（）不及格（）教师（签名）批改日期《EDA技术》课程设计报告课题：数字电子钟逻辑电路设计院系电子与电气工程学院专业电气工程及其自动化班级学号姓名指导教师杨银贤、王文杰、叶晓婷、王晓辉起止日期2014-12-18至2014-12-192014年12月0/20目录一、课程设计任务及要求............................................................................................01.1实验目的..........................................................................................................01.2功能设计..........................................................................................................0二、整体设计思想........................................................................................................02.1性能指标及功能设计......................................................................................02.2总体方框..........................................................................................................12.3FPGA芯片介绍...............................................................................................1三、编译与调试............................................................................................................23.1数字钟的基本工作原理：..............................................................................23.1.1调时、调分信号的产生.......................................................................23.1.2计数显示电路.......................................................................................33.2设计思路..........................................................................................................33.3设计步骤..........................................................................................................43.3.1工程建立及存盘...................................................................................43.3.2工程项目的编译...................................................................................43.3.3时序仿真...............................................................................................53.3.4引脚锁定...............................................................................................53.3.5硬件测试.............................................................................................53.3.6实验结果...............................................................................................6四、程序设计................................................................................................................7五、实验电路图..........................................................................................................155.1实验原理图....................................................................................................155.2PCB图................................................................................15六、心得体会..............................................................................................................16七、参考文献............................................................................................................170/20一、课程设计任务及要求1.1实验目的1）掌握VHDL语言的基本运用2）掌握QuartusII的简单操作并会使用EDA实验箱3）掌握一个基本EDA课程设计的操作1.2功能设计要求显示格式为小时－分钟－秒钟，整点报时，报时时间为5秒，即从整点前5秒钟开始进行报时提示，LED开始闪烁，过整点后，停止闪烁。调整时间的按键用按键模块的S1和S2，S1调节小时，每按下一次，小时增加一个小时，S2调整分钟，每按下一次，分钟增加一分钟。另外用S8按键作为系统时钟复位，复位后全部显示00－00－00。二、整体设计思想2.1性能指标及功能设计1）时、分、秒计时器时计时器为一个24进制计数器，分、秒计时器均为60进制计数器。当秒计时器接受到一个秒脉冲时，秒计数器开始从00计数到59，此时秒显示器将显示00、01、02、...、59、00；每当秒计数器数到00时，就会产生一个脉冲输出送至分计时器，此时分计数器数值在原有基础上加1，其显示器将显示00、01、02、...、59、00；每当分计数器数到00时，就会产生一个脉冲输出送至时计时器，此时时计数器数值在原有基础上加1，其显示器将显示00、01、02、...、23、00。2）校时电路当开关拨至校时档时，电子钟秒计时工作，通过时、分校时开关分别对时、分进行校对，开关每按1次，与开关对应的时或分计数器加1，当调至需要的时与分时，拨动reset开关，电子钟从设置的时间开始往后计时。1/202.2总体方框2.3FPGA芯片介绍SOPC-NIOSIIEDA/SOPC实验开发系统是根据现代电子发展的方向，集EDA和SOPC系统开发为一体的综合性实验开发系统，除了满足高校专、本科生和研究生的SOPC教学实验开发之外，也是电子设计和电子项目开发的理想工具。整个开发系统由核心板SOPC-NiosII-EP2C35、系统板和扩展板构成，根据用户不同的需求配置成不同的开发系统。SOPC-NiosII-EP2C35开发板是在经过长期用户需求考察后，结合目前市面上以及实际应用需要，同时兼顾入门学生以及资深开发工程师的应用需求而研发的。就资源而言，它已经可以组成一个高性能的嵌入式系统，可以运行目前流行的RTOS，如uC/OS、uClinux等。系统主芯片采用672引脚、BGA封装的EP2C35FPGA，它拥有33216个LE，105个M4K片上RAM（共计483840bits），35个18×18硬件乘法器、4个高性能PLL以及多达475个用户自定义IO。板上提供了大容量的SRAM、SDRAM和FlashROM等以及常用的RS-232、USB2.0、RJ45接口和标准音频接口等，除去板上已经固定连接的IO，还有多达260个IO通过不同的接插件引出，供用户使用。所以，不管从性能上而言，还是从系统灵活性上而言，无论您是初学者，还是资深硬件工程师，它都会成为您的好帮手。如图2.3所示：2/20图2.3FPGA系统功能框图三、编译与调试3.1数字钟的基本工作原理：3.1.1调时、调分信号的产生由计数器的计数过程可知，正常计数时，当秒计数器（60进制）计数到59时，再来一个脉冲，则秒计数器清零，重新开始新一轮的计数，而进位则作为分计数器的计数脉冲，使分计数器计数加1。现在我们把电路稍做变动：把秒计数器的进位脉冲和一个频率为2Hz的脉冲信号同时接到一个2选1数据选择器的两个数据输入端，而位选信号则接一个脉冲按键开关，当按键开关不按下去时（即为0），则数据选择器将秒计数器的进位脉冲送到分计数器，此时，数字钟正常工作；当按键开关按下去时（即为1），则数据选择器将另外一个2Hz的信号作为分计数器的计数脉冲，使其计数频率加快，当达到正确时间时，松开按键开关，从而达到调时的目的。调节小时的时间也一样的实现。3/203.1.2计数显示电路由计数部分、数据选择器、译码器组成，是时钟的关键部分。1、计数部分：由两个60进制计数器和一个24进制计数器组成，其中60进制计数器可用6进制计数器和10进制计数器构成；24进制的小时计数同样可用6进制计数器和10进制计数器得到：当计数器计数到24时，“2”和“4”同时进行清零，则可实现24进制计数。2、数据选择器：84输入14输出的多路数据选择器，因为本实验用到了8个数码管（有两个用来产生隔离符号‘—’）。3、译码器：七段译码器。译码器必须能译出‘—’，由实验二中译码器真值表可得：字母F的8421BCD码为“1111”，译码后为“”，现在如果只译出‘—’，即字母F的中间一横，则译码后应为“”，这样，在数码管上显示的就为‘—’。3.2设计思路根据系统设计要求,系统设计采用自顶向下设计方法,由时钟分频部分、计时部分、按键部分调时部分和显示部分五个部分组成。这些模块都放在一个顶层文件中。1）时钟计数：首先下载程序进行复位清零操作,电子钟从00：00：00计时开始。setshi可以调整时钟的小时部分,setfen可以调整分钟,步进为1。用6位数码管分别显示“时”、“分”、“秒”,通过OUTPUT(6DOWNTO0)上的信号来点亮指定的LED七段显示数码管。2）时间设置：手动调节分钟、小时，可以对所设计的时钟任意调时间，这样使数字钟真正具有使用功能。我们可以通过实验板上的S2和S1