数字电子钟设计3609263878

图书分类号：密级：毕业设计(论文)多功能数字钟的设计Multi-purposedigitalclock'sdesign学生姓名程毛毛学院名称信电工程学院专业名称电子信息工程指导教师靳艳辉2007年5月19日徐州工程学院毕业设计(论文)I徐州工程学院学位论文原创性声明本人郑重声明：所呈交的学位论文，是本人在导师的指导下，独立进行研究工作所取得的成果。除文中已经注明引用或参考的内容外，本论文不含任何其他个人或集体已经发表或撰写过的作品或成果。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标注。本人完全意识到本声明的法律结果由本人承担。论文作者签名：日期：年月日徐州工程学院学位论文版权协议书本人完全了解徐州工程学院关于收集、保存、使用学位论文的规定，即：本校学生在学习期间所完成的学位论文的知识产权归徐州工程学院所拥有。徐州工程学院有权保留并向国家有关部门或机构送交学位论文的纸本复印件和电子文档拷贝，允许论文被查阅和借阅。徐州工程学院可以公布学位论文的全部或部分内容，可以将本学位论文的全部或部分内容提交至各类数据库进行发布和检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。论文作者签名：导师签名：日期：年月日日期：年月日徐州工程学院毕业设计(论文)II摘要数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，已得到广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.数字钟的设计方法有许多种,例如,可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等等。这些方法都各有其特点。我们是使用VerilogHDL来设计的，并且用仿真器对其进行仿真。关键词数字钟；VerilogHDL语言;仿真器徐州工程学院毕业设计(论文)IIIAbstractThedigitalclockisonekindrealizeswiththedigitalcircuittechnology,divides,thesecondtimeinstallment,compareswiththemechanicalclockhasahigheraccuracyandintuitive,andnotmechanism,hasthelongerservicelife,obtainedthewidespreaduse.Thedigitalclocktheoreticallyspeakingisonekindoftypicaldigitalcircuit,includingthecombinatorylogicelectriccircuitandthesequencecircuit.Therefore,ourdesignandthemakedigitclockistounderstandthedigitalclock'sprinciple,thustheacademicsocietymanufacturesthedigitalclock.Moreoverthroughdigitalclock'smanufacturefurtherunderstandingeachkindthesmallscaleintegrationelectriccircuit'sfunctionwhichandthepracticemeansusesinthemanufacture.Whenanddigitalclockincludingcombinatorylogicelectriccircuitandnarratestheelectriccircuit.Mayfurtherstudythroughitwithgraspseachkindofcombinatorylogicelectriccircuitandsequencecircuit'sprincipleandtheapplicationmethod.Thedigitalclock'sdesignmethodhasmanykinds,forexample,availablesmallscaleintegrationelectriccircuitcompositionelectronclock;Mayalsousethespecial-purposeelectronclockchiptomatchtheperipheralcircuitcompositionelectronclockwhichthedisplaycircuitandneeds;Mayalsousingthemonolithicintegratedcircuitrealizeelectronclockandsoon.Thesemethodsrespectivelyhaveitscharacteristic.WeareuseVerilogHDLtodesign,andcarriesonthesimulationwiththesimulatortoit.KeywordsdigitalclockVerilogHDLlanguageSimulator徐州工程学院毕业设计(论文)A目录1、绪论................................................................12、VERILOGHDL的基础知识2.1VERILOGHDL概述.................................................22.1.1VERILOGHDL的发展历史.........................................22.1.2VERILOGHDL的主要功能.........................................23、多功能数字钟的设计..................................错误!未定义书签。3.1设计任务............................................错误!未定义书签。3.2多功能数字钟功能概述...............................错误!未定义书签。3.3多功能数字钟系统框图................................错误!未定义书签。3.4详细功能及状态描述...............................................33.5参考模块设计.......................................错误!未定义书签。3.5．1主控制模块maincontrol..........................错误!未定义书签。3.3.2.时间及其设置模块timepiece_main...............错误!未定义书签。3.3.3.时间显示动态位选模块TIME_DISP_SELSCT............错误!未定义书签。3.3.4.显示模块disp_data_mux........................错误!未定义书签。3.3.5.秒表模块stopwatch............................错误!未定义书签。3.3.6.闹钟模块alarmclock...........................错误!未定义书签。3.3.7.分频模块fdiv.................................错误!未定义书签。结论...................................................................7致谢..................................................................18参考文献................................................................附录....................................................................附录1：主控制模块的源代码.............................................附录2：时间及其设置模块的源代码.......................................附录3：时间显示动态位选模块的源代码...................................附录4:显示模块的源代码.................................................附录5：秒表模块的源代码................................................附录6：闹钟模块的源代码................................................附录7：分频模块的源代码..............................................19徐州工程学院毕业设计(论文)11绪论在当代繁忙的工作与生活中，时间与我们每一个人都有非常密切的关系，每个人都受到时间的影响。为了更好的利用我们自己的时间，我们必须对时间有一个度量，因此产生了钟表。数字钟以其显示时间的直观性、走时准确性已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及车站、码头、剧院、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。钟表的发展是非常迅速的，从刚开始的机械式钟表到现在普遍用到的数字式钟表，即使现在钟表千奇百怪，但是它们都有一种基本功能——计时功能，只是工作原理不同而已。作为一种计时工具，数字钟的基本组成部分离不开计数器，在控制逻辑电路的控制下完成预定的各项功能。徐州工程学院毕业设计(论文)22VerilogHDL的基础知识硬件描述语言HDL是硬件设计人员与电子设计自动化工具之间的桥梁。VerilogHDL作为一种常用发热硬件描述语言，有着其固有的特性与鲜明的优势。2.1VerilogHDL的概述VerilogHDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。VerilogHDL语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，VerilogHDL语言提供了编程语言接口，通过该接口可以在模拟、验证期间从设计外部访问设计，包括模拟的具体控制和运行。VerilogHDL语言不仅定义了语法，而且对每个语法结构都定义了清晰的模拟、仿真语义。因此，用这种语言编写的模型能够使用Verilog仿真器进行验证。语言从C编程语言中继承了多种操作符和结构。VerilogHDL提供了扩展的建模能力，其中许多扩展最初很难理解。但是，VerilogHDL语言的核心子集非常易于学习和使用，这对大多数建模应用来说已经足够。当然,完整的硬件描述语言足以对从最复杂的芯片到完整的电子系统进行描述。Verilog