智能抢答器课程设计报告

淮海工学院课程设计报告书课程名称：电子技术课程设计A题目：智能抢答器系（院）：电子工程学院学期：专业班级：姓名：学号：评语：成绩：签名：日期：课程设计报告书专用纸第1页共16页1设计任务智力竞赛是一种生动活泼的教育形式和方法，通过抢答和必答两种方式能引起参加竞赛者和观众的极大兴趣，并能在极短的时间内，使人们增加一些必要的知识。进行智力竞赛时一般分为若干组，各组回答主持人提出的问题，问题又分为必答及抢答两种，必答时有时间限制，到时要告警，回答问题正确与否，由主持人判定为是加分还是减分。成绩评定结果用电子装置显示。抢答时，要判定哪组抢得，并有声音及指示灯显示。用TTL或CMOS集成电路设计智力竞赛逻辑控制电路，具体要求如下：(1)抢答组数为4组，输入抢答信号的电路应具有去抖动功能。(2)判断选组电路应能迅速、准确地判出抢答者，同时能排除他组的信号，闭锁其它电路的输入，并对抢中者给以声光信号提示。(3)计数显示电路。每组有三位十进制计分显示电路，能进行加、减分操作。(4)定时及音响。必答时启动定时灯亮，以示开始，当时间到时要发声音，并熄灭指示灯。抢答时，最后抢得的一组灯亮，其余指示灯灭，同时也可以驱动组别数字显示。(5)回答问题的时间可以调整，分别为10S、20S、50S或更长。(6)主持人要有复位按钮，抢答和必答时要有手动控制。2设计要求(1）画出总体设计框图，以说明各课题由哪些相对独立的功能模块组成，标出各个模块之间互相联系，时钟信号传输路径、方向和频率变化。并以文字对原理作辅助说明。(2）设计各个功能模块的电路图、真值表（或状态转换图）并加上原理说明。(3）有条件时选择合适的元器件，在面包上接线验证、调试各个功能模块的电路，在接线验证时设计、选择合适的输入信号和输出方式，在充分电路正确性同时，输入信号和输出方式要便于电路的测试和故障排除。(4)设计整个电路的电路图，加上原理说明。有条件时对整个电路的元器件和布线进行合理布局，并进行整体电路的接线调试。课程设计报告书专用纸第2页共16页3总体框图设计命令复位命令图3.1用单刀双掷开关作为抢必答开关控制必答和抢答电路的运行与停止。必答题为轮流答题模式，在必答电路中主持人按下按钮显示器显示的组别开始答题，倒计时开始计时，同时有指示灯亮示，倒计时归零后指示灯熄灭停止答题，并有声音提示，此时主持人可以根据回答问题的对错直接对该组进行加减分操作，然后主持人第二次按下按钮第二组回答问题，重复上述操作直至最后一组即可实现必答功能。抢答部分主持人有一个单刀单掷开关，合上开关开始抢答，断开开关复位清零，抢答无作用。当主持人合上开关后四组开始抢答，最先抢到的一组有指示灯亮及声音提示，组别由数码管显示，有人抢到后其余组再抢不起作用，电路在第一个人抢到时已经自锁，有人抢到后倒计时开始计时，在时间到零时有声音提示，并且指示灯灭掉，主持人判断回答的对错，对该组进行加减分操作，完成此操作后主持人断开开关复位清零，准备下轮抢答。必答电路主要由74LS163四位二进制同步加法器组成，74LS163具有同步置数功能，可将其改为五进制计数器来实现轮流答题的功能。在必答电路中加入了译码器是为后面的指示灯提示电路做准备。抢答电路由74LS175四D触发器的及一些组合逻辑电路使再抢答时只有在第一个人抢答时有脉冲信号，其他情况下没有脉冲来实现抢答电路的优先选择，记忆与封锁电路的功能。倒计时电路主要由两片74LS190十进制同步可逆计数器组成，可以实现两位数的倒计时，并具有预置数的功能，可以设置倒计时间的长短。计分电路主要由三片74LS192十进制双时钟同步可逆计数器及一些组合逻辑电路组成，三片计数器可以实现三位数的计分，组合逻辑电路来承担与抢必答必抢答开关主持人抢答电路第一信号鉴别必答电路计分电路倒计时指示灯及F1音频提组别显示指示灯提F2音频提示自锁控制倒计时课程设计报告书专用纸第3页共16页电路连接的任务，并具有将加减信号按照显示器显示的组别传递到对应组的计分器中的功能。数码管显示电路与指示灯提示电路由必答、抢答电路共用，指示灯接在抢必答电路的输出端并与计时电路关联来实现指示灯提示功能。在数码管之前连接一个编码器是为了把每个事物用二进制代码并表示通过数码管显示出来。声音提示电路中一个蜂鸣器接在抢答电路中来实现有人抢答到声音提示的功能。另一个蜂鸣器接在计时电路中具有在时间到零时发起报警。4功能模块设计4.1必答电路必答电路主要功能是实现轮流答题。必答电路主要由74LS163芯片组成，74LS163是四位二进制同步加法器，首先介绍一下该芯片的逻辑功能，它的引脚图如4.1.1所示和功能表如4.1.2所示。图4.1.174LS163管脚图表4.1.274LS163功能表输入输出CPCR’LD’PTD3D2D1D0Q3Q2Q1Q0X0XXXXXXX0000↑10XXdbcadbcaX110XXXXX保持X11X0XXXX保持(C=0)↑1111XXXX计数由此功能表看出当清零端CLR为低电平时清零，具有异步清零功能，当置数端load为低电平且有脉冲信号时，计数器将输入端的数置入到计数器中，具有同步置数的功能，当置数端load为高电平时计数器开始计数。根据置数端具有同步置数的功能，把该计数器改为五进制计数器，即轮流显示0~4，在显示4的课程设计报告书专用纸第4页共16页时候再给一个脉冲要使计数器置零，利用该计数器同步置数功能，4的二进制代码为0100，在Q2输出端接一个反相器连接到置数端load上就可以实现五进制计数。在开始答题时数码管初始显示为零，当主持人按下按键时，给一个脉冲信号，计数器加1，数码管显示为1，一号开始答题，当轮到4号回答问题时，Q3Q2Q1Q0输出为0100，但该计数器为同步置数，只有在下一个脉冲到达时才会置零，所以在4号回答完问题后，再给一个脉冲才会置零，数码管变为零。电路图如下。图4.1.3必答电路4.2抢答电路该电路完成两个功能：一是分辨出选手按键的先后，并锁存电平信号;二是使其他选手的抢答信号处于无效状态。该电路主要由四D锁存器74LS175组成。首先介绍主要芯片的逻辑功能。74LS175是常用的四D锁存器，它的引脚图如图图4.2.1所示和功能表如图图4.2.2所示。图4.2.274LS175功能表图4.2.174LS175管脚图由此功能表看出，当清零端为低电平时清零，在高电平时正常工作，可利用这一特性实现复位清零功能。要在有选手抢答后电路被封锁使其他选手的抢答信号处于无效状态，需要在将每个D触发器输出端Q’用四输入与门连接起来，输输入输出清零时钟数据CLR’CLKDQQ’0XX011↑1101↑00110XQ0Q0’课程设计报告书专用纸第5页共16页出再与脉冲信号相与然后接到脉冲输入端CLK。在主持人没有闭合复位开关时，抢答按钮不起作用，在主持人闭合开关后，抢答开始，输出端初始状态为Q=0，Q’=1，四输入与非门输出也为高电平，抢答时脉冲信号不被封锁，当有人抢答时，D触发器有一个输出端Q’=0，所以四输入与非门输出变为低电平，脉冲信号被封锁，使其他人的抢答信号无效。脉冲信号由抢答时产生。当回答完问题后，主持人打开开关复位，为下一轮抢答做准备。电路图如下，其中显示电路后面详细描述。图4.2.3抢答电路4.3计时电路计时电路的功能主要是具有倒计时功能，限制回答问题的时间，并且该计时电路还具有时间可调功能。该电路主要由两片74LS190十进制同步可逆计数器组成，其管脚图如图图4.3.1所示和功能表如图表4.3.2所示。图4.3.174LS190管脚图课程设计报告书专用纸第6页共16页表4.3.274LS190功能表CLKCTEN’LD’U’/D保持状态X11X保持XX0X预置数↑010加法计数↑011减法指数有功能表可以看出，当U’/D端为高电平时具有减法计数功能，并且该计数器具有异步置数功能，可以用来设定初始时间。两片74LS190芯片可以实现两位数的计数功能，只需要将低位的进位输出端RCO’连接到高位的脉冲输入端，低位脉冲输入端接脉冲信号。两片芯片输入端接拨码盘，拨码盘另一端接高电平，来实现时间可调功能。置数端与必答电路和抢答电路连接，实现回答问题时计数的功能。为了使计时电路计时到零时停止计数，将各个输出端用或门连接再与非门和脉冲信号连接，输出端连接到低位74LS190芯片CLK上。当必答电路中主持人按下按键后倒计或抢答电路中有人抢答到时倒计时开始，计时到零自动停止。电路图如4.3.3所示。图4.3.3计时电路4.4计分电路计分电路主要功能是在各组回答完问题后，主持人判断对错，将加减分加减到相应计分器上。该电路主要由三片74LS192芯片组成，74LS192是十进制双时钟同步可逆计数器，下图为其管脚图如图4.1.1所示和功能表如表4.1.2所示。课程设计报告书专用纸第7页共16页图4.4.174LS192管脚图表4.4.274LS192功能表输入输出CRLD’CPUCPDD3D2D2D1Q3Q2Q1Q01XXXXXXX000000XXabcDabcD01↑1XXXX加计数011↑XXXX减计数有功能表看出74LS192芯片具有清零端，具有异步清零功能，当置数端为低电平时置数，高电平时计数。该芯片为双时钟计数器，在UP端为高电平，DOWN端为脉冲上升沿时加法计数，反之减法计数。由于该芯片两个时钟端只有其中一个为高电平，一个为上升沿才能实现计数，将两个时钟端都接高电平，按下按键弹回时会产生一个上升沿，另一个时钟端为高电平，实现计数功能。将三片74LS192芯片相对低位的进位借位输出端连接到对应高位的时钟输入端，再将最低位的时钟与按键连接，由按键提供上升沿和高电平实现加减计数，再根据此原理做出其他三组。要实现两个按键开关就可以完成对四组得分的加减就得与前面的抢必答电路相连接。当有人回答问题时抢必答电路四个输出端中只有一个是高电平，可以根据这个特点，从每个抢必答电路输出端接出四条线路再分别和按键输出端用与门连接，与门输出接到相应的加减时钟端，这样就可以把加减信号送到相应组别的计分器上。虽然实现将加减信号送到相应的计分器上，但由于前面讲到的计数器方式的特殊性，在没有按下按键时各个与门有一个输入端是高电平，在抢答或轮流答题时，其四个输出中会产生一个高电平，这个高电平会使对应的与门导通，使其计数。例如在没有加减分时，一号抢答，这个高电平就会使接在一号时钟端的与非门导通，产生计分。为了解决这个问题，将抢必答的四个输出端经过如电路图所示的电路再连接到对应的组的输出端上。这部分电路功能是只有当加减其中一个按键按下时，抢必答四个输出端中的高电平信号才会到达计数器。将各个组的清零端通过上述电路接出来可以实现单个组别的计数器清零功能。将四组置课程设计报告书专用纸第8页共16页数端连接在一起接开关，可以实现四组计数器的一键清零。电路图如图4.4.3所示。图4.4.3计分电路4.5提示电路4.5.1组别显示与指示灯提示电路指示灯提示与组别显示电路是必答电路与抢答电路共用的，其功能主要是用数码管显示回答问题的组别，在某组抢答到时灯亮提示，或在必达时提示灯亮的组回答问题，在倒计时为零时指示灯熄灭，禁止再回答问题。指示灯电路组要由74HC38编码器，74HC148译码器组成，首先介绍两个芯片的逻辑功能，74HC138管脚图如图4.5.1.1所示，功能表如表4.5.1.2所示，74HC148管脚图如图4.5.1.3.所示，功能表如表4.5.1.4所示。图4.5.1.174HC138管脚图图4.5.1.374HC148管脚图课程设计报告书专用纸第9页共16页表4.5.1.274HC138功能表输入输出G1G2A+G2BCBAY0’Y1’Y2’Y3’Y4’Y5’Y6’Y7’X1XXX111111110XXXX1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110