数字电子钟实验报告

本科实验报告2016年7月19日课程名称：电子电路安装与调试姓名：陈肖苇、李晓杰、张晨靖院系：信息与电子工程学院专业：电子科学与技术学号：3140104544指导教师：王子立实验报告课程名称：电子电路安装与调试指导老师：王子立成绩：______________实验名称：多功能数字钟的设计与制作实验类型：设计型同组成员：一、实验目的和要求实验目的：1.学习并掌握中规模集成电路设计制作数字电路系统的方法，装调技术和数字钟的功能扩展电路的设计。2.熟悉集成电路的使用方法。实验要求：1.选用74系列或COMS系列中规模集成电路，LED数码显示器为主要器件设计并制作一多功能数字电子钟，要求具有如下功能：①基本功能：以数字形式显示时、分、秒的时间，小时的显示为“12”翻“1”，手动快校时。②扩展功能：仿广播电台整点报时，报整点时数，定时控制（时间自定）。自行设计电路，至少实现其中两个扩展功能，电路形式尽可能不与前述电路相同。2.设计与制作要求①拟定数字电子钟电路的组成框图，要求电路的基本功能与扩展功能同时实现，使用的器件要尽量少、成本低。②设计、仿真、制作各单元电路，要求器件布局合理、美观，便于级联与调试。③测试数字电子钟系统的逻辑功能，同时满足基本功能与扩展功能的要求。④画出数字钟系统的整机逻辑电路图，设计印制电路板，要求器件布局合理，布线整齐、美观。⑤安装并调试整个数字电子钟。二、实验内容和原理实验内容：1.设计主体电路，完成基本功能：以数字形式显示时、分、秒的时间，小时的显示为“12”翻“1”，手动快校时。2.设计扩展电路，完成扩展功能：仿广播电台整点报时，报整点时数，定时控制（时间自定）。3.仿真各单元电路。4.制作PCB板并印刷电路。5.焊接电路板并调试。实验原理：1.数字电子钟电路原理数字电子钟实际上是一个对标准频率（1Hz）进行计数的电路，主要由基准频率源、分频器、计数器、译码显示驱动器、数字显示器和校准电路等组成。基准频率源是数字电子钟的核心，它产生一个矩形波时间基准信号，其频率精度和稳定性决定了计时的精度。分频器采用计数器实现，以得到1秒（即频率1Hz）的标准秒信号脉冲。在计数器电路中，对秒、分计数采用60进制的计数器，对时计数器采用12翻1的计数器。译码器采用BCD码七段译码显示驱动器。显示器采用LED七段数码管。整个数字电路系统的原理如图2.1所示，分为主体电路和扩展电路两大部分。其中主体电路完成数字钟的基本功能，扩展电路实现数字钟的扩展功能。图2.1多功能数字钟系统组成框图该系统的工作原理是：由振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，经分频器输出标准脉冲信号。秒计数器满60后想分计数器进位，分计数器满60或向小时计数器进位，小时计数器按照“12翻1”规律计数。计数器的输出经译码器送显示器。计时出现误差时可以用校时电路进行校时、校分。扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。2.主体电路原理①振荡器振荡器是数字钟的核心。振荡器频率的精确度及稳定度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。由于石英晶体振荡器的输出频率较高，为了得到1Hz的秒信号，需要对振荡器的输出信号进行分频。通常用计数器实现分频，一般用多级二进制计数器实现。图2.2为时钟专用集成电路（CD4060）的晶体振荡电路及分频电路，取晶振的频率为32768Hz，该电路内部含有一个振荡电路和一个14级2分频电路，使用非常方便。在他的输出端可以得到2Hz的标准脉冲和其他高频信号。2Hz再经过一个D触发器二分频后得到1Hz的秒信号。图2.2用CD4060构成的电子钟振荡与分频电路如果精度要求不高，也可以采用由集成逻辑门与RC组成的时钟源振荡器，或由集成定时器555与RC组成的多谐振荡器。选用555构成的多谐振荡器，设振荡频率f0=103Hz，电路参数如图2.3所示：图2.3555构成的振荡器②分频器分频器的功能主要有两个：一是产生标准秒脉冲信号，二是提供功能扩展电路所需要的信号，如仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等。选用3片中规模集成电路计数器74LS90可以完成上述功能，因为每片是1/10分频，3片级联则可以获得所需要的频率信号，即第一片的Q0端输出频率为500Hz，第二片的Q3端输出为10Hz，第三片的Q3端输出为1Hz。③时分秒计数器时间计数单元有时计数、分计数和秒计数三个部分。分和秒都是模M=60的计数器，输出为两位的BCD嘛，其计数规律为00→01→…→58→59→00→…。选用74LS92作为十位计数器，74LS90作为个位计数器，再将他们级联组成模数M=60的计数器。也可以选用10进制计数器，无需进制转换，只需要将Q0和CP1’相连即可。CP0’与脉冲输入信号相连，Q3可作为向上的进位信号与秒的十位计数电路CP0’相连，电路连接如图2.4所示：图2.4十进制计数器电路秒十位计数电路为6进制计数器，需要进制转换。10进制计数器转换为6进制计数器的电路如图2.5所示，Q2、Q1通过与门与1清零端R相连，实现6进制转换，与门的输出同时还作为向上的进位信号与分个位计数电路CP0’相连。图2.5十进制-六进制计数器转换电路分计数器与秒计数器设计相同。时计数器是一个12翻1的特殊进制计数器，即当数字中运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲后，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律。选用74LS191和74LS74，其电路原理见图2.6：图2.6时计数器74LS191是带异步置数端的16进制可逆计数器，设计成0-9的10进制加法器和2→1的减法计数器，用它做1-9的计数何从12→1的减法计数。74LS74是D触发器，用作时十位计数。工作过程：74LS191从0开始计数，到第九个技术脉冲过后，其输出为1010，与非门G1输出低电平，计数器异步置零，与非门G1又回到高电平。与非门G1回到高电平的瞬间（上升沿），74LS74触发器被置1，完成9-10的进位过程。第十一、十二个脉冲过后计数状态分比为10001/10010，这时与非门G2输出低电平，计数控制端为高电平74LS191被设置为减法计数器，第十三个脉冲到来是74LS191的状态由0010转变为0001.这时，与非门G3的两输入端都为高电平，输出变为低电平，使D触发器清零，整个计数器的状态为00001，完成了从12→1的状态转换。同时计数器74LS191的控制端又恢复为低电平，重新开始下一个12的计数周期。④译码、驱动及显示电路各计数单元的计数器实现了对时间的累计，并分别从Q0-Q3端以BCD码的形式输出，译码驱动显示电路是将计数器的输出数码转换为数码显示器所需要的逻辑并驱动显示器进行显示。图2.7是使用CD4511作为译码驱动电路，选用LED数码管作为显示器。CD4511是CMOSBCD码到7段锁存、译码、驱动电路，它可以直接驱动共阴极LED，图中电阻器限流的作用，其阻值应根据电源电压来决定，一般限制LED数码管每段笔画10mA左右。图2.7译码、驱动及显示电路⑤时分校正电路当数字钟刚接通电源或计时出现误差时，需要校正时间，校时是数字钟应具备的基本功能。一般电子钟都有时、分、秒等校时功能。对校时电路的要求是：在小时校正的时候不影响分和秒的正常计数，在分校正时不影响小时和秒的正常计数。校时方法有快校时和慢校时两种：快校时通过开关控制，使计数器会1Hz的校时脉冲计数，慢校时用手动产生单脉冲作为校时脉冲。图2.8为校时分电路，它是由基本RS触发器和与非门组成，基本RS触发器的功能是产生单脉冲，防止抖动。其中K为校正用的控制开关。校正脉冲采用1Hz的秒信号，当K处于图示位置时，与非门G1输出高电平，基本RS触发器处于1状态，这是数字钟正常工作，来自分或秒的进位信号能进入时或分计数器。拨动开关K时，与非门G2输出高电平，基本RS触发器处于0状态，这时数字钟处于校正状态，秒信号可以直接进入计数器，而进位信号被阻止，因而能够较快地校正相应计数器的计数值。校准后将校正开关K薄回原位，数字钟继续进行正常的计数工作。如果校时脉冲改由单位脉冲产生器提供，则可以进行慢校时。图2.8时分校正电路3.功能扩展电路①仿广播电台整点报时电路一般数字电子钟都具备整点报时的功能，及在时间到达整点前数秒钟内数字钟会自动发出声响报时。报时方式是发出连续的或者有节奏的音频信号，较复杂的也可以是实时语音提示。仿广播电台整点报时是在整点前数秒内开始报时，响1秒停1秒共5声，前4声低音，最后1声高音。电路功能要求：每当数字钟计时快要到正点时发出声响，通常按照4低音1高音的顺序发出间断声响，以最后一声高音结束的时刻为整点时刻。设4声低音（约500Hz）分别发生在59分的51秒、53秒、55秒和57秒，最后一声高音（约1kHz）发生在59分59秒，它们的持续时间为1秒，如下表所示：CP（秒）Q3S1Q2S1Q1S1Q0S1功能500000510001低音520010停530011低音540100停550101低音560110停570111低音581000停591001高音000000停当Q3S1=0时鸣低音，当Q3S1=1时鸣高音。只有当十位的（Q2Q0）M2=11，分个位的（Q3Q0）M1=11，秒十位的（Q2Q0）S2=11以及秒个位的Q0S2=1时，音响电路才能工作。②定时控制电路数字钟在制定的时刻发出信号，或驱动音响电路“闹时”，或对某装置的电源进行接通或断开控制，不管是闹时还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。例：要求上午7时59分发出闹时信号，持续时间为1min。7时59对应的时个位计数器状态0111，分十位计数器状态0101，分个位计时器状态1001.若将上述计数器输出为1的所有输出端经过与门电路控制音响电路，可以使音响电路正好在7点59响，持续1min后停响。实现的电路如图2.9所示：图2.9闹时电路有图可见到达时刻时，音响电路的晶体管导通，扬声器发出1kHz的声音，持续1min后晶体管因为输入端为0而截至，电路停闹。③报整点时数电路报整点时数电路功能：每当数字钟计时到整点时发出音响，且几点响几声，实现这一功能的电路主要由以下几部分组成：①减法计数器：完成几点响几声的功能，即从小时计数器的整点开始进行减法计数，直到零为止。编码器：将小时计数器的5个输出端Q4、Q3、Q2、Q1、Q0按照12翻1的编码要求转换为减法计数器的4个输入端D3、D2、D1、D0所需的BCD码。③逻辑控制电路：控制减法计数器的清零与置数，控制报时音响电路的输入信号。根据以上要求，采用过了如图2.10的报整点时数的电路。图2.10自动报整点时数的电路编码器是由与非门实现的组合逻辑电路，其输出端的逻辑表达式由5变量的卡诺图可得：D0=Q0D1=((Q4’Q1)’·(Q1Q4)’)’D2=(Q2’·(Q4Q1)’)’D3=(Q3’Q4’)’减法计数器选用74LS191，个控制端的作用如下：LD’为置数端，当LD’=1时将小时计数器输出的数据经数据输入端D0D1D2D3置入，CP0’为溢出负脉冲输出端，当减计数到0时，CP0’输出一个负脉冲，U’/D为加减控制器。U’/D=1做减法计数。逻辑控制电路由D触发器74LS74与多级与非门组成。电路的工作原理是：接通电源后按出发开关S，使D触发器清零。该清零脉冲有两个作用，一是使74LS191的置数端LD’=0，即将此时对应的小时计数器输出的整点时数置入74LS191，二是封锁1kHz的音频信号，使音响电路无输入脉冲而停止发声。当分十位计数器的进位脉冲的上升沿来到时，小时计数器加1，新的小时数被置入74LS191，进位脉冲的上升沿同时又使74LS191的状态翻转，输出高电平，经G2、G3延时后使LD’=1，此时74LS191进行减法计数技术脉冲由1Hz秒信号提供。秒信号低电平时音响电路发出1kHZ声音，秒信号高电平时停响。当减法计