电子教案--数字电子技术-第五章时序逻辑电路-XXXX-1

中北大学电子信息工程系数字电子技术第五章时序逻辑电路第五章时序逻辑电路(sequentiallogiccircuit)5.1时序逻辑电路的基本概念5.2时序逻辑电路的一般分析方法5.3计数器5.4数码寄存器与移位寄存器5.5同步时序逻辑电路的设计方法中北大学电子信息工程系数字电子技术第五章时序逻辑电路5.1时序逻辑电路的基本概念一、时序逻辑电路的结构及特点时序逻辑电路——任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。时序电路的特点：（1）含有具有记忆元件（最常用的是触发器）（2）具有反馈通道。中北大学电子信息工程系数字电子技术第五章时序逻辑电路组合电路触发器电路X1XiZ1ZjQ1QmD1Dm…………输入信号信号输出触发器触发器输入信号输出信号CP图5.1.1时序逻辑电路框图中北大学电子信息工程系数字电子技术第五章时序逻辑电路5.2时序逻辑电路的一般分析方法一、分析时序逻辑电路的一般步骤1．由逻辑图写出下列各逻辑方程式：（1）各触发器的时钟方程。（2）时序电路的输出方程。（3）各触发器的驱动方程。2．将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。4．根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。中北大学电子信息工程系数字电子技术第五章时序逻辑电路解：该电路为同步时序逻辑电路，时钟方程可以不写。（1）写出输出方程：1J1KC1┌┌1J1KC1┌┌1Q0QCPXZ=1=1=1&FF1FF011nnQQXZ01)(nQXJ1010KnQXJ0111K（2）写出驱动方程：二、同步时序逻辑电路的分析举例例5.2.1：试分析图5.2.2所示的时序逻辑电路。中北大学电子信息工程系数字电子技术第五章时序逻辑电路（3）写出JK触发器的特性方程，然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：输出方程简化为：由此作出状态表及状态图。1Q0Q000110/0/0/15.2.3X=0时的状态图nnnnnQQXQKQJQ01000010)(nnnnnQQXQKQJQ10111111)(nnnQQQ0110nnnQQQ1011nnQQZ01（4）作状态转换表及状态图①当X=0时：触发器的次态方程简化为：中北大学电子信息工程系数字电子技术第五章时序逻辑电路由此作出状态表及状态图。将X=0与X=1的状态图合并起来得完整的状态图。0001100/00/00/11/11/01/01QQ0001001/1/0/05.2.4X=1时的状态图nnnQQQ0110nnnQQQ1011nnQQZ01①当X=1时：触发器的次态方程简化为：输出方程简化为：中北大学电子信息工程系数字电子技术第五章时序逻辑电路（5）画时序波形图。0001100/00/00/11/11/01/01Q0QXCPZ根据状态表或状态图，可画出在CP脉冲作用下电路的时序图。中北大学电子信息工程系数字电子技术第五章时序逻辑电路（6）逻辑功能分析：当X=1时，按照减1规律从10→01→00→10循环变化，并每当转换为00状态（最小数）时，输出Z=1。该电路一共有3个状态00、01、10。当X=0时，按照加1规律从00→01→10→00循环变化，并每当转换为10状态（最大数）时，输出Z=1。所以该电路是一个可控的3进制计数器。0001100/00/00/11/11/01/0图5.2.5例5.2.1完整的状态图中北大学电子信息工程系数字电子技术第五章时序逻辑电路三、异步时序逻辑电路的分析举例例5.2.2：试分析图5.2.7所示的时序逻辑电路该电路为异步时序逻辑电路。具体分析如下：（1）写出各逻辑方程式。①时钟方程：CP0=CP（时钟脉冲源的上升沿触发。）CP1=Q0（当FF0的Q0由0→1时，Q1才可能改变状态。）中北大学电子信息工程系数字电子技术第五章时序逻辑电路（3）作状态转换表。（2）将各驱动方程代入D触发器的特性方程，得各触发器的次态方程：1111nnQDQnnQDQ0010（CP由0→1时此式有效）（Q0由0→1时此式有效）②输出方程：③各触发器的驱动方程：中北大学电子信息工程系数字电子技术第五章时序逻辑电路（5）逻辑功能分析由状态图可知：该电路一共有4个状态00、01、10、11，在时钟脉冲作用下，按照减1规律循环变化，所以是一个4进制减法计数器，Z是借位信号。Q/0/0/110111000Q/001Z1QCPQ0（4）作状态转换图、时序图。中北大学电子信息工程系数字电子技术第五章时序逻辑电路计数器——用以统计输入脉冲CP个数的电路。计数器的分类：（2）按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器。（1）按计数进制可分为二进制计数器和非二进制计数器。非二进制计数器中最典型的是十进制计数器。（3）按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器。5.3计数器中北大学电子信息工程系数字电子技术第五章时序逻辑电路工作原理：4个JK触发器都接成T’触发器。每当Q2由1变0，FF3向相反的状态翻转一次。每来一个CP的下降沿时，FF0向相反的状态翻转一次；每当Q0由1变0，FF1向相反的状态翻转一次；每当Q1由1变0，FF2向相反的状态翻转一次；1J1KC12Q1QCPFF3R∧1KFF21JC1R∧1KFF1Q1J0C1R∧R0FF∧1JC11KQ31CR计数脉冲清零脉冲QQQQ一、二进制计数器1．二进制异步计数器（1）二进制异步加法计数器（4位）中北大学电子信息工程系数字电子技术第五章时序逻辑电路由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。CPQ0Q1Q2Q3用“观察法”作出该电路的时序波形图和状态图。中北大学电子信息工程系数字电子技术第五章时序逻辑电路工作原理：D触发器也都接成T’触发器。由于是上升沿触发，则应将低位触发器的Q端与相邻高位触发器的时钟脉冲输入端相连，即从Q端取借位信号。它也同样具有分频作用。C1CPFF31D∧Q3计数脉冲QRQ31DQQ22FF∧C1R2Q1DQQ11FF∧C1R1Q1DQQ00FF∧C1R0Q清零脉冲CR（2）二进制异步减法计数器用4个上升沿触发的D触发器组成的4位异步二进制减法计数器。中北大学电子信息工程系数字电子技术第五章时序逻辑电路2310QQQQ0000111111101101110010111001101010000111011001010100001100100001CPQ0Q1Q2Q3二进制异步减法计数器的时序波形图和状态图。在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号（加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。为了提高计数速度，可采用同步计数器。中北大学电子信息工程系数字电子技术第五章时序逻辑电路由于该计数器的翻转规律性较强，只需用“观察法”就可设计出电路：因为是“同步”方式，所以将所有触发器的CP端连在一起，接计数脉冲。然后分析状态图，选择适当的JK信号。2．二进制同步计数器（1）二进制同步加法计数器中北大学电子信息工程系数字电子技术第五章时序逻辑电路1KR3FFC1Q1JRFFQC1C12FF∧C1CP1RQQ0&21KFF&3清零脉冲1JQ&计数脉冲RQ&∧1KQ∧1J11J∧1KQ0CR分析状态图可见：FF0：每来一个CP，向相反的状态翻转一次。所以选J0=K0=1。FF1：当Q0=1时，来一个CP，向相反的状态翻转一次。所以选J1=K1=Q0。FF2：当Q0Q1=1时，来一个CP，向相反的状态翻转一次。所以选J2=K2=Q0Q1FF3：当Q0Q1Q3=1时，来一个CP，向相反的状态翻转一次。所以选J3=K3=Q0Q1Q31中北大学电子信息工程系数字电子技术第五章时序逻辑电路将加法计数器和减法计数器合并起来，并引入一加/减控制信号X便构成4位二进制同步可逆计数器，各触发器的驱动方程为：就构成了4位二进制同步减法计数器。（3）二进制同步可逆计数器（2）二进制同步减法计数器分析4位二进制同步减法计数器的状态表，很容易看出，只要将各触发器的驱动方程改为：中北大学电子信息工程系数字电子技术第五章时序逻辑电路作出二进制同步可逆计数器的逻辑图：当控制信号X=0时，FF1～FF3中的各J、K端分别与低位各触发器的端相连，作减法计数。实现了可逆计数器的功能。QR02Q∧11JQCRRQFF清零脉冲FFC10∧C11K1K计数脉冲1K1QC12RCPQ1J1FF∧1J1J∧1KQR3C1FF3Q&&&&&&&≥1≥1≥1X加/减控制信号Q当控制信号X=1时，FF1～FF3中的各J、K端分别与低位各触发器的Q端相连，作加法计数。中北大学电子信息工程系数字电子技术第五章时序逻辑电路（1）4位二进制同步加法计数器74161RC1&&Q∧1J1K&&≥13Q&Q&RC1∧1J1K&&≥12Q&Q&RC1∧1J1K&&≥11Q&Q&RC1∧1J1K&&≥10Q0D1&&&&&1EPET11D2D3DCPLDRDRCO3．集成二进制计数器举例中北大学电子信息工程系数字电子技术第五章时序逻辑电路74161具有以下功能：③计数。②同步并行预置数。RCO为进位输出端。④保持。41235671516CPD0D1D2GNDQ3Q2Q1Vcc74161891011121413RD3DDLEPETQ0RCO①异步清零。中北大学电子信息工程系数字电子技术第五章时序逻辑电路QCPQ0Q21Q3LDRDDD0D21D3EPETRCO121314150120清零异步同步置数加法计数保持中北大学电子信息工程系数字电子技术第五章时序逻辑电路LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419141235671516Vcc741918910111214133D0Q1GNDD1END/UQ3Q2QD2LDMAX/MINRCOCP0D∧（2）4位二进制同步可逆计数器74191中北大学电子信息工程系数字电子技术第五章时序逻辑电路当N=2n时，就是前面讨论的n位二进制计数器；当N≠2n时，为非二进制计数器。非二进制计数器中最常用的是十进制计数器。二、非二进制计数器N进制计数器又称模N计数器。中北大学电子信息工程系数字电子技术第五章时序逻辑电路1．8421BCD码同步十进制加法计数器QQ1KR1J2QC10∧C111JFFRQ计数脉冲清零脉冲CR∧0∧Q1JRFFQ11KC1∧3FF1KRFFC1CP2Q1Q1K1J3&&&&用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。（1）写出驱动方程：10J10KnnQQJ031nQK01nnQQJ012nnQQK012nnnQQQJ0123n03QK中北大学电子信息工程系数字电子技术第五章时序逻辑电路（2）转换成次然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：nnQQJ03110J10KnQK01nnQQJ012nnQQK012nnnQQQJ0123n03QKnnnQKQJQ1nnnnQQKQJQ0000010nnnnnnnnQQQQQQKQJQ10103111111nnnnnnnnnQQQQQQQKQJQ201201222212nnnnnnnnnQQQQQQQKQJQ303012333313先写出JK触发器的特性方程中北大学电子信息工程系数字电子技术第五章时序逻辑电路设初态为Q3Q2Q1Q0=0000，代入次态方程进行计算，得状态转换表如表5.3.5所示。（3）作状态转换表。中北大学电子信息工程系数字电子技术第五章时序逻辑电路2310QQQQ0000100001000011000100101001010101100111CPQ0Q1Q2Q312345678910