数电期末总结知识要点

1数字电路各章知识点第1章逻辑代数基础一、数制和码制1．二进制和十进制、十六进制的相互转换2．补码的表示和计算3．8421码表示二、逻辑代数的运算规则1．逻辑代数的三种基本运算：与、或、非2．逻辑代数的基本公式和常用公式逻辑代数的基本公式（P10）逻辑代数常用公式：吸收律：AABA消去律：ABBAAABAAB多余项定律：CAABBCCAAB反演定律：BAABBABABAABBABA三、逻辑函数的三种表示方法及其互相转换★逻辑函数的三种表示方法为：真值表、函数式、逻辑图会从这三种中任一种推出其它二种，详见例1-6、例1-7逻辑函数的最小项表示法四、逻辑函数的化简：★1、利用公式法对逻辑函数进行化简2、利用卡诺图队逻辑函数化简3、具有约束条件的逻辑函数化简例1.1利用公式法化简BDCDABACBAABCDF)(解：BDCDABACBAABCDF)(2BDCDABABA)(CBACCBABDCDAB)(BBABACDADB)(DBBDBCDB)(DDAD例1.2利用卡诺图化简逻辑函数)107653()(、、、、mABCDY约束条件为8)4210(、、、、m解：函数Y的卡诺图如下：0001111000011110ABCD111×11××××DBAY第2章集成门电路一、三极管如开、关状态1、饱和、截止条件：截止：beTVV饱和：CSBSBIiI2、反相器饱和、截止判断二、基本门电路及其逻辑符号★与门、或非门、非门、与非门、OC门、三态门、异或、传输门（详见附表：电气图用图形符号P321）二、门电路的外特性★1、电阻特性：对TTL门电路而言，输入端接电阻时，由于输入电流流过该电阻，会在电阻上产生压降，当电阻大于开门电阻时，相当于逻辑高电平。详见习题【2-7】、【2-11】2、输入短路电流IIS输入端接地时的输入电流叫做输入短路电流IIS。3、输入高电平漏电流IIH3输入端接高电平时输入电流4、输出高电平负载电流IOH5、输出低电平负载电流IOL6、扇出系数NO一个门电路驱动同类门的最大数目。非门的扇出系数：M1=IOL/IIL，M2=IOH/IIH，N=MIN（M1，M2）。第3章组合逻辑电路一、组合逻辑电路：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关二、组合逻辑电路的分析方法★逻辑功能真值表化简写出逻辑函数式逻辑图三、若干常用组合逻辑电路译码器（74LS138、74LS139）数据选择器（掌握表达式）全加器（真值表分析）四、组合逻辑电路设计方法★1、用门电路设计2、用译码器、数据选择器实现五、集成器件的接联P95图3-28以及P102图3-40例3.1试设计一个三位多数表决电路1、用与非门实现2、用译码器74LS138实现3、用双4选1数据选择器74LS153解：1.逻辑定义设A、B、C为三个输入变量，Y为输出变量。逻辑1表示同意，逻辑0表示不同意，输出变量Y=1表示事件成立，逻辑0表示事件不成立。2.根据题意列出真值表如表3.1所示4表3.1ABCY000000000000000011111111111111113.经化简函数Y的最简与或式为：ACBCABY4.用门电路与非门实现函数Y的与非—与非表达式为：ACBCABY逻辑图如下：YABC&&&&5.用3—8译码器74LS138实现由于74LS138为低电平译码，故有iiYm由真值表得出Y的最小项表示法为：mmmmY7653mmmm7653YYYY7653用74LS138实现的逻辑图如下：ABC1074LS138Y0Y1Y2Y3Y4Y5Y6Y7A2A1A0S2S1S3&00000Y56.用双4选1的数据选择器74LS153实现74LS153内含二片双4选1数据选择器，由于该函数Y是三变量函数，故只需用一个4选1即可，如果是4变量函数，则需将二个4选1级连后才能实现74LS153输出Y1的逻辑函数表达式为：DAADAADAADAAY13011201110110011三变量多数表决电路Y输出函数为：ABCCABCBABCAY令表示用DDCABAA131001~,,则10ABCBACBABAY010DCD11CD12113D逻辑图如下：1D10D11D12D131274LS153A1A00CABYY第4章集成触发器一、触发器：能储存一位二进制信号的单元二、各类触发器特性方程★RS：QRSQnn10RSJK：QKQJQnnn1D：QTQTQnnn16T：QTQTQnnn1T'：QQnn1三、各类触发器动作特点及波形图画法★基本RS触发器：SD、RD每一变化对输出均产生影响同步RS触发器：在CP高电平期间R、S变化对输出有影响主从RS触发器：在CP=1期间，主触发器状态随R、S变化CP下降沿，从触发器按主触发器状态翻转主从JK触发器：动作特点和主从型RS类似。在CP=1期间，JK状态应保持不变，否则会产生一次变化。T'触发器：Q是CP的二分频边沿触发器：触发器的次态仅取决于CP（上升沿/下降沿）到达时输入信号状态。四、触发器转换D触发器和JK触发器转换成T和T’触发器第5章时序逻辑电路一、时序逻辑电路的组成特点：任一时刻的输出信号不仅取决于该时刻的输入信号，还和电路原状态有关。时序逻辑电路由组合逻辑电路和存储电路组成。二、同步时序逻辑电路的分析方法★逻辑图→写出驱动方法→写出特性方程→写出输出方程→画出状态转换图（详见例5-1）。三、典型时序逻辑电路1.移位寄存器及移位寄存器型计数器。2.集成计数器4位同步二进制计数器74LS161：异步清0（低电平），同步置数，CP上升沿计数，功能表见表5-10；4位同步二进制计数器74LS163：同步清0（低电平），同步置数，CP上升沿计数，功能表见表5-11；4位同步十进制计数器74LS160：同74LS161，功能见表5-14；7同步十六进制加/减计数器74LS191：无清0端，只有异步预置端，功能见表5-12；双时钟同步十六进制加减计数器74LS193：有二个时钟CPU，CPD，异步置0（H），异步预置（L），功能见表5-13。四、时序逻辑电路的设计1.用触发器组成同步计数器的设计方法及设计步骤（例5-3）逻辑抽象→状态转换图→画出次态以及各输出的卡诺图→利用卡诺图求状态方程和驱动方程、输出方程→检查自启动（如不能自启动则应修改逻辑）→画逻辑图2.用集成计数器组成任意进制计数器的方法★置0法：如果集成计数器有清零端，则可控制清零端来改变计数长度。如果是异步清零端，则N进制计数器可用第N个状态译码产生控制信号控制清零端，产生控制信号时应注意清零端时高电平还是低电平。置数法：控制预置端来改变计数长度。如果异步预置，则用第N个状态译码产生控制信号。如果同步预置，则用第N-1个状态译码产生控制信号，也应注意预置端是高电平还是低电平。两片间进位信号产生：有串行进位和并行进位二种方法。详见P182图5-57第6章可编程逻辑器件一、半导体存储器的分类及功能从功能上分为随机存取存储器RAM和只读存储器ROM。RAM特点：正常工作时可读可写，掉电时数据丢失。ROM特点：正常工作时可读不可写，掉电时数据保留。二、半导体存储器结构1.ROM、RAM结构框图以及两者差异2.二极管ROM点阵图三、存储器容量扩展★位扩展：增加数据位数；字扩展：增加存储单元；字位全扩展。8第8章脉冲的产生和整形电路重点：555电路及其应用★一、用555电路组成施密特触发器1.电路如图6.1所示5552651840.01V0VCCVi3图6.13VCCVCCVCC213V0Vi图6.22.回差计算VVCCT32VVCCT31回差VVVTTT3.对应Vi输入波形、输出波形如图6.2所示二、用555电路组成单稳态电路1.电路如图6.3所示稳态时00V102VVi有负脉冲触发时555675840.01V0VCC3图6.32（Vi2）1RCVi2V0tttw图6.42.脉宽参数计算93.波形如图6.4所示三、用555组成多谐振荡器1.电路组成如图6.5所示5552651840.01V0VCC7R1R2C2.电路参数：充电：CRR)(21；放电：CR2周期2ln2)(21CRRT第9章数/模和模/数转换电路一、D/A转换器D/A转换器的一般形式为：DKVi0，K为比例系数，Di为输入的二进制数，D/A转换器的电路结构主要看有权电阻、T型电阻网络D/A转换器等。T型电阻网络D/A转换器输出电压和输入二进制数之间关系的推导过程。二、A/D转换器1.A/D转换器基本原理取样定理：为保证取样后的信号不失真恢复变量信号，设采样频率为，ffsmax,原信号最高频率为，则ffsmax2A/D转换器过程：采样、保持、量化、编码2.典型A/D转换器的工作原理逐次逼近型A/D转换器原理双积分型A/D转换器的原理10数电部分概念总结第一章1.数制的表示方法以及相互之间的转换：十进制数、二进制数、八进制数和十六进制数2．码制（1）n位有符号二进制数的编码——正数编码的符号位为0、负数编码的符号位为1。正数的原码、反码、补码相同。负数原码的数值位等于二进制真值的绝对值。负数反码的数值位为二进制真值的绝对值各位取反；负数补码的数值位为二进制真值的绝对值各位取反后加1。（2）二——十进制编码——BCD码是用四位二进制码对十进制数符编码，分为8421BCD、5421BCD、2421BCD等有权码和余三BCD、格雷BCD等无权码。有权BCD码的码符权值叠加后等于其代表的十进制数符值，无权BCD码的码符没有权值意义。十进制数用BCD码表示时，各码组的位权仍为10的n次幂，例如，个位组码的位权为100、十位组码的位权为101、百位组码的位权为102、……。（3）可靠性代码具有易于交错的编码规则——格雷码相邻码组只有一位码符不同，奇偶校验码的校验位反映了信息位中1符个数的奇偶性（校验位与信息位中1符的总个数为奇或偶）。第二章1．逻辑函数的基本概念和表示方法（真值表、逻辑式、逻辑图、波形图）。2．逻辑代数的基本定律（德•摩根定律）和常用公式。3．逻辑代数的对偶规则、反演规则、代入规则。4．逻辑函数的最小项（包含函数所有变量的与项）和最大项（包含函数所有变量的或项）及其对应的编号mi和Mi。5．逻辑函数的两种标准形式是标准与或表达式和标准或与表达式。（1）最小项表达式—标准与或式及最小项和式（用编号表示）。（2）最大项表达式—标准或与式及最大项积式（用编号表示）（3）函数最小项和式的编号与其最大项积式的编号互补；相同编号的最小项和式与最大项积式互为反函数。6．一般与或表达式可以通过对与项乘互补缺失变量之和构成最小项表达式。7．逻辑函数的最简与或表达式是与项最少、与项中变量最少的函数式；最简或与表达式是或项最少、或项中变量最少的函数式。8．逻辑函数的化简（1）公式法化简。（2）卡诺图法化简。（3）具有无关项的逻辑函数表达式及其化简。与或表达式及或与表达式表示的逻辑函数的无关项（约束条件）用逻辑等式表示，如SR=0；最小项和式及最大项积式表示的逻辑函数中的无关项用di表示。第三章1．TTL逻辑门电路的输入级和输出级都采用三极管。TTL电路的速度高，输出级采用推挽形式，带负载能力强。2.CMOS逻辑门是用成对沟道互补（N、P）、开启电压绝对值相同的MOS管组成逻辑门电路。CMOS电路的工作电源范围宽，静态功耗极小、输出摆幅大，抗干扰能力强。3．OC（集电极开路）或OD（漏极开路）逻辑门的输出为低电平或高阻状态。OC(OD)逻辑门可以互相连接并接上拉电阻后实现“线与”功能（并接后的输出函数等于各OC（OD）11逻辑门的输出函数相与）。4．三态（TSL）逻辑门具有输出使能控制，使电路的输出有高电平、低电平、高阻三种状态。5．当三态门的使能无效时，输出为高阻状