集成电路设计38译码器设计集成电路设计实践报告

集成电路设计38译码器设计集成电路设计实践报告集成电路设计-3-8译码器设计--集成电路设计实践报告《集成电路设计实践》报告题目：3-8译码器设计院系：自动化学院电子工程系专业班级：微电121班学生学号：3120433026学生姓名：赵政指导教师姓名：王凤娟职称：讲师起止时间：xxxx-12-21--xxxx-1-8成绩：1集成电路设计的流程图1-1是使用TannerPro进行一个完整的集成电路设计的流程。先用S-Edit编辑出将要设计的电路图，再将该电路图输出成SPICE文件，用T-Spice模拟结果，如果模拟结果有错误，再回到S-Edit检查电路图，如果T-Spice模拟结果无错误，则用L-Edit进行布局设计。用L-Edit进行布局图设计后要用DRC做设计检查规则，如果违反设计规则，则修改布局图，直到设计规则检查无错误为止。将验证过的布局图转化为SPICE文件，再利用T-spice模拟，如有错误，再回到L-Edit修改布局图。最后利用LVS将电路图输出的SPICE文件与布局图转化的SPICE文件进行对比，若对比结果不相等，则回去修正L-Edit或者S-Edit的图，直到LVS验证无错误后。用S-Edit编辑电路图生成SPICE文件输出成SPICE文件用T-Spice模拟仿真用T-Spice模拟分析用L-Edit绘制布局利用LVS将电路图图的输出文件与布局图转化的文件进行设计规则检查对比图1-1集成电路设计的流程23-8译码器设计思路3-8译码器基本原理13-8译码器的输入是3个脚,输出是8个脚。用高低电平来表示输入和输出。输入是二进制。3只脚也就是3位二进制数。输入可以3位二进制数。3位二进制最大是111也就是8。输出是8个脚，表示10进制。是根据输入的二进制数来输出。如果输入是101那么就是第5只脚高电平，表示二进制数是5。其实3-8译码器的功能就是把输入的3位2进制数翻译成10进制的输出。这样就可以设计出3-8译码器。下面是3-8译码器的真值表表2-13-8译码器真值表3-8译码器原理图根据3-8译码器设计要求，得到相应的电路原理图，如图2-3所示。2图2-23-8译码器电路图33-8译码器电路设计本次设计中，3-8译码器是由一个NAND3、8个NAND4、3个INV等模块构成。以下将对这些组成模块的电路原理图以及仿真情况做详细分析，以及对3-8译码器的原理图和仿真作出分析。3输入与非门（NAND3）的电路图及其仿真在S-Edit的电路设计模块中画出3输入与非门的晶体管级电路图，如下图3-5所示，其中A、B、C为输入端信号，Y为输出信号。3图3-1NAND3电路图利用T-Spice对设置好的SPICE文件进行仿真，NAND3的仿真输出模拟波形如图3-2所示。3-2NAND3仿真图3-8从下到上的信号依次为A、B、C、Y，由NAND3仿真波形图可知，当输入端信号A、B、C中含有低电平时，输出Y为高电平。只有当A、B、C4都为高电平时，输出Y才为低电平。符合3输入与非门的的逻辑功能，从而验证了NAND3电路设计的正确性。反相器（INV）的电路图及其仿真S-Edit中的电路设计模块中画出反相器（INV）的电路图，如图3-3所示，其中A为输入端信号，Y为输出端信号。图3-3INV电路图根据加载后的SPICE文件，用T-Spice生成INV的仿真波形图，如图3-4所示。5图3-4INV仿真波形图图3-4从下到上的信号依次为输入信号A、输出信号Y，当输入信号A为高电平时，输出信号Y为低电平。当输入信号A为低电平时，输出信号Y为高电平。起到逻辑非的功能，从而实现反相器的功能。根据仿真可以看出INV电路设计的正确性。3-8译码器电路图及其仿真根据已经设计的模块，在S-Edit中的电路设计模块下画出3-8译码器的电路图，如图3-5所示。其中A0，A1，A2为输入信号，S1，S2，S3是使能端，Y0，Y1,Y2,Y3,Y4,Y5,Y6,Y7为输出信号。6图3-53-8译码器电路图73-8译码器的电路图生成SPICE文件，用T-Spice打开生成的该电路生成SPICE文件，对SPICE文件进行设置，包括加载包含文件、设定电源电压、设定输入信号、分析设定以及输出设定。设置的SPICE语句如图3-6所示。任务2\ic_techfiles\cz6h+_v20.libttSPICEnetlistwrittenbyS-EditWin327.03WrittenonJan8,xxxxat19:35:39Waveformprobingcommands.probe任务2\zhaozheng.dat任务2\zhaozheng.sdb+probetopmodule=Module0*Maincircuit:Module0M1Y0N69N73N73NENHL=0.35uW=2uM2N73N13N72N72NENHL=0.35uW=2uM3N72N9GndGndNENHL=0.35uW=2uM4N59N10GndGndNENHL=0.35uW=2uM5N60N13N59N59NENHL=0.35uW=2uM6Y1N69N60N60NENHL=0.35uW=2uM7N66N9GndGndNENHL=0.35uW=2uM8N67N14N66N66NENHL=0.35uW=2uM9Y2N69N67N67NENHL=0.35uW=2uM10N51N10GndGndNENHL=0.35uW=2uM11N52N14N51N51NENHL=0.35uW=2uM12Y3N69N52N52NENHL=0.35uW=2u8M13N42N9GndGndNENHL=0.35uW=2uM14N43N13N42N42NENHL=0.35uW=2uM15Y4N39N43N43NENHL=0.35uW=2uM16N35N10GndGndNENHL=0.35uW=2uM17N36N13N35N35NENHL=0.35uW=2uM18Y5N39N36N36NENHL=0.35uW=2uM19N26N9GndGndNENHL=0.35uW=2uM20N27N14N26N26NENHL=0.35uW=2uM21Y6N39N27N27NENHL=0.35uW=2uM22N21N10GndGndNENHL=0.35uW=2uM23N22N14N21N21NENHL=0.35uW=2uM24Y7N39N22N22NENHL=0.35uW=2uM25N69A2GndGndNENHL=0.35uW=2uM26N39N69GndGndNENHL=0.35uW=2uM27N13A1GndGndNENHL=0.35uW=2uM28N14N13GndGndNENHL=0.35uW=2uM29N9A0GndGndNENHL=0.35uW=2uM30N10N9GndGndNENHL=0.35uW=2uM31Y0N69VddVddPENHL=0.35uW=4uM32Y0N13VddVddPENHL=0.35uW=4uM33Y0N9VddVddPENHL=0.35uW=4uM34Y1N69VddVddPENHL=0.35uW=4uM35Y1N13VddVddPENHL=0.35uW=4uM36Y1N10VddVddPENHL=0.35uW=4uM37Y2N69VddVddPENHL=0.35uW=4uM38Y2N14VddVddPENHL=0.35uW=4u9M39Y2N9VddVddPENHL=0.35uW=4uM40Y3N69VddVddPENHL=0.35uW=4uM41Y3N14VddVddPENHL=0.35uW=4uM42Y3N10VddVddPENHL=0.35uW=4uM43Y4N39VddVddPENHL=0.35uW=4uM44Y4N13VddVddPENHL=0.35uW=4uM45Y4N9VddVddPENHL=0.35uW=4uM46Y5N39VddVddPENHL=0.35uW=4uM47Y5N13VddVddPENHL=0.35uW=4uM48Y5N10VddVddPENHL=0.35uW=4uM49Y6N39VddVddPENHL=0.35uW=4uM50Y6N14VddVddPENHL=0.35uW=4uM51Y6N9VddVddPENHL=0.35uW=4uM52Y7N39VddVddPENHL=0.35uW=4uM53Y7N14VddVddPENHL=0.35uW=4uM54Y7N10VddVddPENHL=0.35uW=4uM55N69A2VddVddPENHL=0.35uW=4uM56N39N69VddVddPENHL=0.35uW=4uM57N13A1VddVddPENHL=0.35uW=4uM58N14N13VddVddPENHL=0.35uW=4uM59N9A0VddVddPENHL=0.35uW=4uM60N10N9VddVddPENHL=0.35uW=4uv61A1Gndpulse(0.05.02n2n2n100n200n)v62A2Gndpulse(0.05.02n2n2n200n400n)v63A0Gndpulse(0.05.02n2n2n50n100n)*Endofmaincircuit:Module010VVDDVDDGND3.3.tran/op1n1000nmethod=bdf*.printtranv(A0)v(A1)v(A2).printv(Y0)v(Y1)v(Y2)v(Y3)v(Y4)v(Y5)v(Y6)v(Y7).end根据上述网表文件，仿真结果为：根据加载后的SPICE文件，生成仿真波形图如图3-11所示。113-63-8译码器功能仿真图3-6从下到上依次为Y7Y6Y5Y4Y3Y2Y1Y0C，其中Y7和AB重叠了。由图可以看出根据ABC输入000001010011100101110111八种情况输出Y0Y1Y2Y3Y4Y5Y6Y7八种结果。43-8译码器版图设计及其仿真4.13输入与非门（NAND3）的版图设计与仿真12根据3-5所示的NAND3电路图，在L-Edit中画出NAND3的版图如图4-4所示，其中A、B、C为输入端信号，Y为输出端信号。图4-1NAND3版图根据NAND3版图提取出SPICE文件，用T-Spice打开该版图所生成的SPICE文件，对SPICE文件进行设置，包括加载包含文件、设定电源电压、设定输入信号、分析设定以及输出设定。设置的SPICE语句如图4-5所示。图4-2设置的SPICE语句根据设置后的SPICE文件，得到如图4-6所示的NAND3仿真波形图。134-3NAND3版图仿真波形图图4-6从上到下依次为A、B、C、Y，由NAND3的版图仿真波形图可知：当输入信号A、B、C中含有低电平时，输出Y为高电平；只有当A、B、C都输入高电平时，输出才为低电平。与NAND3的电路仿真波形图的结果以及3输入与非门的逻辑功能对比可知，NAND3版图设计是正确的。反相器（INV）的版图设计与仿真根据反相器的电路图在L-Edit中画出版图，如图4-10所示。其中A为输入端信号，Y为输出端信号。4-4INV版图从INV版图中提取出SPICE文件，用T-Spice软件打开生成的该电路生成的SPICE文件。对SPICE文件进行设置，包括加载包含文件、设定电源电压、设定输入信号、分析设定以及输出设定。设置的SPICE语句如图4-11所示。图4-5INV中设置的SPICE语句利用T-Spice对设置好的INV的SPICE文件进行仿真，INV的仿真波形图如图4-12所示。144-6INV版图仿真波形图图4-12的仿真波形文件中从下到上依次为A、Y。当输入信号A为高电平时，输出信号Y为低电平；当输入信号A为低电平时，输出信号Y为高电平。比较反相器的版图与电路图的仿真波形图可知，该反相器的版图设计的正确性。3-8译码器版图及仿真根据图设计的译码器电路图和已有的版图模块在L-Edit中编辑3-8译码器的版图，如图4-7所示。图4-73-8译码器的版