CPU的主要功能是执行存放在主存储器中的程序即机器指令

第3章CPU原理CPU的主要功能是执行存放在主存储器中的程序即机器指令。CPU是由控制器和运算器。学习目标：•理解全加器的逻辑式和结构，并行加法器及所采用的进位链、多功能算术逻辑运算部件SN74181的功能。•掌握初码定点加减运算、移位操作，理解浮点加减运算、十进制加法运算，掌握无符号整数一位乘法并了解其逻辑实现，掌握无符号整数一位除法，了解浮点乘除运算。学习目标：•掌握模型机的基本组成、数据通路及数据传送，掌握微命令的基本形式。•理解控制器的功能，掌握指令流程及组合逻辑控制器的工作原理。•掌握微型程序控制的概念，了解微指令的编码方式和顺序控制方式，了解微指令的格式。§3.1算术逻辑运算部件ALUALU是一种功能较强的组合逻辑电路，有时被称为多功能函数发生器。ALU的核心是加法器。ALU主要完成对二进制代码的定点算术运算和逻辑运算。§3.1.1加法单元全加器与半加器：AnAn-1…Ai…A2A1A0BnBn-1…Bi…B2B1B0+CnCn-1…Ci…C2C1C0全加器为考虑三个输入的加法单元，半加器为考虑两个输入的加法单元。全加和Σi+向高位的进位Ci低位送进来的进位Ci输入量输出量用半加器构成全加器（1）半加求和可用异或门实现：半加和=AiOBi（半加器的逻辑式）半加器又称为异或门（2）全加器=两个半加，其逻辑式：Σi=AiOBiOCiCi+1=AiBi+(AiOBi)Ci因逻辑门电路均存在延迟时间，全加器电路是一个延迟部件，其特性将影响全加器的速度。+++++§3.1.2并行加法器与进位链结构并行加法器：是用n位全加器实现两个n位操作数各位同时相加，其中的全加器的位数与操作数的位数相同。并行加法器的最长时间是由进位信号的传递时间决定的，而每位全加器本身的求和延迟是次要的因素。所以，加快进位的产生和传递是提高其速度的关键。进位链：并行加器中传递进位信号的逻辑线路，称为~1.基本进位公式：Ci+1=AiBi+(AiOBi)Ci2.并行加法器的串行进位：（1）串行进位的并行加法器是将n个全加器串接起来，就可进行两个n个位数相加。（2）串行进位方式：是指相加的进位逐级形成的，每一级的进位直接依赖于前一级的进位。称为~（行波进位）+Gi为进位产生函数Pi为进位传递函数（3）串行进位的延迟时间较长。（4）串行进位的逻辑表达式：见教材P61。3.并行进位（先行进位，同时进位）（1）定义：同时形成各级进位信号的方法，称为~。（2）采用并行进位的加法器的运算速度较快，但是以增加硬件逻辑线路为代价的。§3.1.3ALU举例1.SN74181外特性2.SN74181内部结构3.SN74181功能表4.用SN74181构成多位的ALU§3.2运算方法§3.2.1定点加减运算1.原码加减运算：原码的加减法较复杂，很少使用，其原因：（1）原码的加减运算，因计算机的实际操作取决于指令中的操作码和两个操作数的符号；（2）运算结果的符号判断也较复杂。2.补码加减运算：（1）补码加法运算：[X]补+[Y]补=[X+Y]补两个相加的数无论正负，只要是以补码的形式表示的，则可按二进制规则相加。（2）补码的减法运算：[X-Y]补=[X+（-Y）]补=[X]补+[-Y]补符号位作为数的一部分直接参与运算。为[Y]补的机器负数由[Y]补求[-Y]补（机器负数）的方法定点小数：[-Y]补=[Y]补+2-n例：[Y]补=0.01011[-Y]补=1.10100+0.00001=1.10101定点整数：[-Y]补=[Y]补+1例：[Y]补=1001011[-Y]补=0110100+1=0110101(3)补码的运算规则：参加运算的操作数和运算结果均用补码表示；符号位作为数的一部分直接参与运算；若指令操作码为加，则两个数按二进制规则相加；若指令操作码为减，则被减数+减数的机器负数。机器负数的求法见上张幻灯片。3.溢出判别溢出：指计算机的运算结果超出其所能表示的范围，而发生错误。溢出的分类：正溢出：运算结果为正且大于所能表示的最大正数。负溢出：运算结果为负且大于所能表示的最小正数（绝对值最大的负数）。溢出判断的方法：（1）采用一个符号位判断：即：当两个同号数相加，若所得结果与两数符号不同，则表示溢出。（2）采用最高有效位的进位判断：即：两正数相加，最高有效位有进位，符号位无进位，表明运算结果溢出；两负数相加，最高有效位无进位，符号位有进位，表明运算结果溢出；以下各判断逻辑式见教材P66-67）（3）采用变形补码将符号位扩充为两位，称为变形码。采用变形祉码表示的运算结果，可根据两个符号位是否一致来判断是否溢出。双符号位的含义：00——结果为正，无溢出；01——结果为正溢出；10——结果为负溢出；11——结果为负，无溢出。CPU内设的一个状态寄存器，其中的溢出位V是用来记录溢出是否发生。§3.2.2移位移位操作的分类：按性质分：逻辑~、循环~、算术~按被移位数据长度分：字节、半字节、多倍字节按每次移位的位数分：移1位、移n位（n≤被移位数据长度）1.逻辑移位：定义：将一组无数值意义的二进制代码进行移位。移位规则：左移时低位补0,右补移时高位补0。2.循环移位：定义：在闭合移位环路中，在被子移位数据的最高位与最低位之间有移位通路。移位规则：循环左移时最高位移到最低位，其余各位依次左移；循环右移时最低位移到最高位，其余各位依次右移；3.算术移位：定义：带符号数的移位，移位后数的符号不变而数值变化。移位规则：（1）原码移位规则（2）补码右移规则见教材P68页（3）补码左移规则§3.2.3浮点加减运算运算规则及硬件实现（1）对阶操作（2）实现尾数的加（减）运算（3）结果规格化和判断溢出左规右规（4）余入操作§3.2.4十进制加减运算1.进制转换2.直接进行十进制运算：采用BCD码表示，运算由BCD码运算指令完成。两种方法：见教材P71页。3.BCD码的加法运算“加六校正”§3.2.5定点乘除运算乘除法运算是计算机的基本运算之一。因乘除法运算需要更多的硬件支持，并不是所有的计算机都配置这种硬件，但是所有的计算机都能做乘除法运算。实现乘除法运算大致有三种方案。本节只讨论无符号整数一位乘法和除法。实现乘除法运算大致有三种方案：（1）采用软件实现乘除法运算。即用原有的运算器设备，运用基本运算指令编制实现乘除法运算的子程序。这种方法适用于小型机、微型机。（2）在原有运算器基础上增加一些硬件设备来实现乘、除法操作。（3）设置专用的乘除法器。使设备处理设备专用化，目的是加快运算速度。一般适用于大、中型计算机。1.无符号整数一位乘法1101被乘数B×1011乘数C110111010000+110110001111乘积1101×101100001101B共4次右移0001101B共3次右移00000B共2次右移+01101B共1次右移10001111乘积实现无符号整数一位乘法规则：将n位乘转换为n次“累加与移位”，即每一步只求一位乘数所对应的新部分积，并与原部分积作一次累加，然后右移一位。流程图：见教材P73页，图3-8B—存放被乘数、C—存放乘数、A—初值为0，存放部分积，最后存放乘积高位。用A和C寄存器联合右移以存放逐次增加的部分积，并且使每次操作依据的乘数位始终在C的最低位。乘法完成时，A、C存放的是最后乘积，其中C的内容是乘积的低位部分。硬件逻辑原理图：图3-9例：P73，图3-8（无符号整数一位乘算法流程框图）n位被除数—Bn位乘数—C，0—AC0=1？结束开始A，C右移一位A+0—AA+B—AC0=1？NYNY例3-11：1101×1011的运算过程：B1101（被乘数）Ca0A0000C1011（乘数）00000C0=1+B1101101101101001101101C0=1+B110110011010011110C0=0+0000001001001001111C0=1+B110110001010001111初始状态第一节拍第二节拍第三节拍第四节拍乘积2.无符号整数一位除法由手算法可知：决定商是“1”还是“0”，根据部分被除数或余数减去除数是否够减。计算机是实现除法运算，就是要解决如何判断够减与否的问题。方法如下：用逻辑线路进行比较判别恢复余数法——（改进）不恢复余数法或加减交替法。（见教材P75页）恢复余数法：将被除数或余数减去除数，若所得余数符号位为0（即正）表明够减，上商1；若余数符号位为1（即负）表明不够减，上商0加上除数（即恢复余数法）即：先做减法，若余数为正，上商1；若余数为负，上商0，必须恢复原来的余数（加上除数）。不恢复余数法（加减交替法）：此法的特点是在运算过程中如出现不够减，则不必恢复余数，可根据符号，继续向下运算。这样运算时步数固定，控制简单。规则：当余数为正时，商为1，余数左移一位，减除数；当余数为负时，商为0，余数左移一位，加除数无符号整数不恢复余数除法流程图：见教材P75页，图3-11运算初始时，除数—B，被除数—A和C（其中A—高位、C—低位）除法完成后商放在C寄存器中，余数放在A寄存器中。A寄存的最高位作为运算中的符号位，用于指示余数的正负。注意：例3-12中第一步A-B=[A]原-[B]原=[A]初-[B]初=[A]初+[-B]初B的机器负数：[-B]初=[B]初+1B求反§3.2.6浮点乘除运算1.浮点乘法运算阶码相加并判断溢出尾数相乘规格化处理2.浮点除法运算预置尾数调整求阶差尾数相除§3.3CPU模型的组成及其数据通路CPU的组成：控制器：完成取指令、分析指令、执行指令的操作。运算部件：实现指令所指定的各种算术逻辑运算操作。各种寄存器：用于存放指令、指令地址、操作数及运算结果。CPU内部数据通路：用以连接CPU内部各部件，为信息提供通路。DALUZBACR0R1R2R3MARMDRIRPCPSWSP地址总线数据总线控制总线主存MI/O接口I/O设备EMAREMDRSMDRALU总线zoutRDWR§3.3.1基本组成1.寄存器：存放控制信息的寄存器，如指令寄存器、程序计数器和程序状态字寄存器。存放所处理的数据的寄存器，如通用寄存器和暂存器。寄存器的种类：（1）通用寄存器：4个：R0、R1、R2、R3一组可编程访问、具有多种功能的寄存器。指令系统为其分配编号，即寄存器地址。其本身在逻辑上只有接收信息、存储信息和发送信息的功能，但通过编程与运算部件的配合可实现多种功能。（2）暂存器：3个：C、D、ZC用来暂存从主存储器读出的数据D设置在ALU的输入端，用来存放一个操作数，还可暂存从主存储器读出的数据，并设有左移和右移的功能。Z设置在ALU的输出端，用来存放运算结果。指令系统中没有为其分配编号，故不能编址访问。（3）指令寄存器IR：指令寄存器IR——用来存放当前正在执行的一条指令。IR的输出是控制器产生控制信号的主要逻辑依据。（4）程序计数器PC：程序计数器又称为指令计数器或指令指针IP。作用是提供指令的地址。具有加1计数功能，并可编程访问。（5）程序状态字寄存器PS：程序状态字寄存器又称为标志寄存器。作用：用来存放现行程序的运行状态和工作方式，其内容称为程序状态字PSW。PSW是参与控制程序执行的重要依据。（6）堆栈指针SP：SP用来指示堆栈栈顶的位置，其内容是栈顶单元的地址。SP也是可编程访问的寄存。（7）与主存接口的寄存器MAR、MDR：地址寄存器MAR用来存放CPU访问主存或I/O接口的地址。MAR连接地址总线的输出门是三态门。数据寄存MDR用来存放CPU与主存或I/O接口之间传送的数据。CPU对主存的控制信号有两个：读信号RD—控制对主存的读操作写信号WR—控制对主存的写操作2.运算部件：控制ALU运算的控制信号有：ADDSUBANDORXOR加+减--与或异C